Xilinx iFFT liefert ein FFT Ergebnis

[Sandy (Gast)]

Liebe Kollegen!

Ich versuche mich an einer IFFT (Xilinx IP Core).
Bei der Simulation lege ich einen Impuls beim Index 0 an. Das Ergebnis 
der inversen FFT sollte ein Sinus sein.
Im Simulator bekomme ich den konstanten Wert von 128. Für mich sieht das 
so aus als würde ich nur eine FFT machen und nicht die inverse.
Ich kann verstellen was ich will es kommt immer ein konstanter Wert 
heraus!?

HELP

DANKE
Sandy

-- TestBench Template 

  LIBRARY ieee;
  USE ieee.std_logic_1164.ALL;
  USE ieee.numeric_std.ALL;
  use std.textio.all;
  use ieee.std_logic_textio.all;

  ENTITY testbench IS
  END testbench;

  ARCHITECTURE behavior OF testbench IS 

  -- Component Declaration
          COMPONENT FFT_1
  PORT (
    clk : IN STD_LOGIC;
    start : IN STD_LOGIC;
    xn_re : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
    xn_im : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
    fwd_inv : IN STD_LOGIC;
    fwd_inv_we : IN STD_LOGIC;
    scale_sch : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
    scale_sch_we : IN STD_LOGIC;
    rfd : OUT STD_LOGIC;
    xn_index : OUT STD_LOGIC_VECTOR(9 DOWNTO 0);
    busy : OUT STD_LOGIC;
    edone : OUT STD_LOGIC;
    done : OUT STD_LOGIC;
    dv : OUT STD_LOGIC;
    xk_index : OUT STD_LOGIC_VECTOR(9 DOWNTO 0);
    xk_re : OUT STD_LOGIC_VECTOR(15 DOWNTO 0);
    xk_im : OUT STD_LOGIC_VECTOR(15 DOWNTO 0)
  );
END COMPONENT;

signal s_clk :  STD_LOGIC := '1';
signal s_xn_re :  STD_LOGIC_VECTOR(15 DOWNTO 0) := (others => '0');
signal s_xn_index :  STD_LOGIC_VECTOR(9 DOWNTO 0) := (others => '0');
signal s_xk_re :  STD_LOGIC_VECTOR(15 DOWNTO 0) := (others => '0');
signal s_xk_im :  STD_LOGIC_VECTOR(15 DOWNTO 0) := (others => '0');
 
FILE test_out_data: TEXT open WRITE_MODE is "E:\Doblinger\FFT\output_iFFT_tb.txt";
 

  BEGIN

s_clk <= not s_clk after 10 ns;

  -- Component Instantiation
uut : FFT_1
  PORT MAP (
    clk => s_clk,
    start => '1',
    xn_re => s_xn_re,
    xn_im => "0000000000000000",
   fwd_inv => '0',
    fwd_inv_we => '1',
    scale_sch => "000001010",
    scale_sch_we => '1',
    rfd => open,
    xn_index => s_xn_index,
    busy => open,
    edone => open,
    done => open,
    dv => open,
    xk_index => open,
    xk_re => s_xk_re,
    xk_im => s_xk_im
  );

     tb : PROCESS
     variable L1              : LINE;
    BEGIN
    --if s_clk 'event and s_clk = '1' then
      wait for 2 ns;
      write(L1, s_xk_re);
      writeline(test_out_data, L1);
      if s_xn_index = "0000000000" then
        s_xn_re <= "0010000000000000";
      else
        s_xn_re <= "0000000000000000";
      end if;
    --end if;
     END PROCESS tb;
    --End Test Bench 

  END;

[Sandy (Gast)]

Ich bin sooooo dummm, der Impuls muss auf 1 sein und nicht auf 0 sonst 
habe ich einen konstanten Ausgang.

[Jan K. (jan_k)]

Naja der Impuls muss an der Frequenz sein, die der Sinus später haben 
soll. Du hast also einen Sinus oder eher einen Cosinus mit Frequenz 0 
erzeugt ;-)