Hallo, ist es möglich in Quartus II ein LVDS Signal mit Double Data Rate zu empfangen? Ich benutze einen Cyclone IV E. In der Megafunktion ALTLVDS_RX schaffe ich nicht DDR einzustellen Ich bekomme 16 Bit parallel über LVDS vom ADC mit 250 MHz. Der ADC könnte DDR übertragen. Verstehe ich das richtig das einfach nur der Takt halbiert wird und der FPGA eben über beide Flanken das Signal übernimmt?
Cyclone IV hat nur ODDR-FF, aber kein IDDR-FF, von daher geht's nicht. >Ich bekomme 16 Bit parallel über LVDS vom ADC mit 250 MHz. Der ADC >könnte DDR übertragen. ... Ob der ADC DDR kann oder nicht ist für dein FPGA uninteresant, für den zählt nur mit wieviel MHz die Daten ankommen und ob LVDS oder nicht.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.