Forum: Digitale Signalverarbeitung / DSP / Machine Learning PLL kann nicht aktiviert werden


von Owen S. (senmeis)


Lesenswert?

Servus,

ich habe merkwürdige Probleme mit dem PLL im C6713B von TI.

Mit CLKIN = 20 MHz möchte ich einen Takt am ECLKOUT schaffen. Der 
folgende Code ist OK. Defaultweise wird PLL überbrückt und ECLKOUT = 4 
MHz.
1
void main()
2
{
3
  CSL_init();
4
  PLL_setPllRatio(PLL_DIV3, 0x04);  // 20/5 = 4 MHz
5
  while(1) {}
6
}

Jedoch werden nur Mülle ausgegeben wenn PLL doch aktiviert wird.
1
void main()
2
{
3
  CSL_init();
4
  PLL_enable();
5
  PLL_setPllRatio(PLL_DIV0,0x00);  // /1
6
  PLL_setMultiplier(0x08);  // *8
7
  PLL_setPllRatio(PLL_DIV3, 0x04);  // /5
8
  while(1) {}
9
}

Mit obigem Code erwarte ich eigentlich einen Takt von 32 MHz = 20/1*8/5 
MHz, aber das funktioniert einfach nicht.

Hinweise?

Senmeis

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.