Hallo, ich will mit hilfe der state diagrams die ausgänge eines moduls (pin=1) in dem state diagram zählen. ich habe im anhang ein screenshot beigefügt. Problem ist, dass im hdl testbencher der zu zählende pin1 ignoriert wird und stattdessen der takt gezählt wird. wie bekomme ich es hin, dass er den pin1 zählt? vielen dank im voraus sabrina
Moin... Ich vermute mal einfach das bei jedem Takt der Pin1 überprüft wird. Da ich die Software aber nicht kenneist das ein Schuß ins Blaue. Kannst du einen Screenshot des Test einstellen? Oder noch beser:den erzeugten HDL Code. -- Sven Johannes
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.