Hallo. weiß einer wie man ein verilog modul unter vhdl einbinden kann. sonst würde ich nähmlich mal probieren den verilog code in vhdl umzuschreiben. der ist nicht solang. wäre so aber einfacher wenn das einer wüsste. danke
beim rum suchen bin ich auf was gestoßen. ist das verilog modul gleichbedeutend mit dem vhdl package? und kann ich das verilog modul einfach als package einbinden? mfg
hat sich erledigt. habs durch probieren als componente eingebunden und anscheinend gehts. mfg
ne er meckert bei dem einen signal was ich übergeben will rum das es das nicht gibt. aber es steht ja da? vielleicht ja doch noch einer eine idee. mfg
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.