www.mikrocontroller.net

Forum: FPGA, VHDL & Co. @FPGA-User


Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo FPGA-User

Du kannst dich sicherlich noch an den IIR 1st order erinnern.
Habe das Teil jetzt mit 5 Hz simuliert.
Der Eingans-Sinus mit der Periodendauer von 200ms ist auch am Ausgang
sichtbar - aber natürlich deutlich schwächer.
Gut so!

Frage:
Der Sinus am Ausgang ist im Gegensatz zum Sinus am Eingang um 50ms
verschoben. Kann man das mathematisch nachvollziehen?

Gruss,
Thomas

Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo FPGA-User

Wenn ich's mit 2 Hz simuliere, so der Ausgangssinus um 115ms
verschoben zu sehen.
Wenn ich's mit 1 Hz simuliere, so der Ausgangssinus um 204.5ms
verschoben zu sehen.

Ich weiss - total easy für Dich - aber nicht für mich.
Kannst du mir diesen Basis-Sachverhalt erklären?

Danke!

Thomas

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Thomas
lang lang ist's her, zugegeben die mathemat. Grundlagen
mussten wichtigeren Dingen weichen, soviel ist hängen-
geblieben:

durch eine Transformation(?) muss man den komplexen Frequenzgang
des Filters berechnen, der Betrag entspricht dem
Amplitudenfrequenzgang und die Phase dem Phasenfrequenzgang.

bei FIR- und IIR-Filtern gibt es Phasenverschiebungen
zwischen Eingangs- und Ausgangssignal.
Die Phasenverschiebung ist abh. von der Frequenz
und dieser sog. "Phasengang" ist bei FIR-Filtern
immer linear, bei IIR-Filtern nichtlinear.

Das kannst Du Dir in jedem Filter-Designtool anschauen,
wenn Du den Amplituden- bzw. Phasenverlauf über der
Frequenz im Diagramm vornimmst (hast Du das mal gemacht?)
Mit dieser Phasenverschiebung wirst Du leben müssen,
auch damit, dass sie frequenzabhängig ist.

Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo FPGA-User

Gott im Himmel...
...is' ja logisch.
Jetzt kann ich mich auch noch dran erinnern.
45 Grad bei der Eckfrequenz und so weiter...

Bitte vergess diese Frage.
(peinlich, peinlich...)

Danke nochmal.

Gruss,
Thomas

Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Halt nochwas:
Haben FIR (!) eigentlich immer (!) einen linearen Phasengang?
Immer?

Autor: FPGA-User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
FIR- immer linear - so hab ich's mal gelernt

Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ja, denk' ich auch.

Nochwas: Es macht mit mittlerweile richtig Spaß an Zeile 47 zu drehen.
Man kann alles super beobachen.

Einfach genial!

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.