Hallo Leute, heut hab ich mal ne Frage an alle. Mir schwebt ne Art kleines SDR-Evalboard vor, das ich - weil ich ohnehin an Xilinx gewöhnt bin - mit einem Spartan-3A bestücken will. Ich schätze mal, es wird ein XC3S200A im 100poligen Gehäuse werden, weil sowas ja auch ohne professionellen Bestücker machbar sein soll. Der konkrete Inhalt dieses Chips ist also derzeit noch garnicht festlegbar, lediglich die voraussichtliche Taktfrequenz denke ich mir um und bei 80 MHz. So. Nun das Ärgernis: Es ist partout nicht herauszubekommen, wieviel Strom so ein Teil im worst case zieht. Dieses unsägliche "Power estimator" Excel-Worksheet dazu kriegt man natürlich nicht per OpenOffice zum Laufen und selbst mit nem echten Excel 2003 fehlen ihm irgendwelche Active-X Sachen, kurzum, dies ist zumindest für mich unbenutzbar. Jetzt will ich nicht vorsorglich einen 1.2V/6A plus 2.5V/2A Schaltregler vorsehen, wenn's ein LDO für 1A auch täte. Also, hat jemand von euch ne Erfahrung, wie kräftig man die Core-Versorgung und die I/O-Versorgung auslegen muß, um bei einem Eval-Board nicht damt einzubrechen? W.S.
Warum guckst du dir nicht die Xilinx-Eval-Boards an? Im zip sollte auch ein Stromlauf samt Stückliste drin sein: http://www.xilinx.com/products/devkits/HW-SPAR3A-SK-UNI-G.htm 1A-Regler reichen hier allemal.
Die Evalboards sind natürlich ein guter Tip. Ansonsten benutze ich auch gerne den FPGA Power Architect von TI um zu sehen was der da für Lasten sieht: http://www.ti.com/lsds/ti/analog/webench/fpga-power-architect.page?DCMP=sva_webench&HQS=powerarchitect Da kann man dann auch IO-Bänke, Vccint, Vccaux konfigurieren und sieht den Stromverbrauch pro Rail. Für den XC3S200A spuckt er 300mA Vccint, 300mA Vccaux und 500mA pro Vcco Bank (für BGA package) aus. Ich denke aber auch dass für die ganzen Vccos zusammen 1A gut reicht. Im 100poligen Gehäuse sinds eh nicht so viele IOs.
Ich mach mir dafür in der Regel immer ein Testdesign in ISE/Planahead/Vivado. Wenn möglich würde ich dir Planahead empfehlen, da die Oberbfläche einfach zeitgemäßer ist. 1) Benutze alle Pins mit dem richtigen IOSTANDARD 2) Constraine deinen Clock 3) Verwende die Anzahl an FF, LUTs und DCMs und und und 4) Mach damit eine Power-Analyse. Damit bekommst du dann eine gute Hausnummer, was du schlussendlich brauchst. Schade, dass bei dir die Excel Tabelle nicht funktioniert. Benutzerfreundlich war sie nie unbedingt, aber ein Ergebnis hat man schon immer bekommen. Man muss halt den Scripten alle vertrauen. Aber das Sheet kommt ja auch von einer Vertrauenswürdigen Quelle von daher ist es auch in Ordnung. Eigentlich SChade, dass du auf ein TQFP Gehäuse angewiesen bist, weil mit dem kleinsten Artix-7 würdest du viel mehr FPGA für dein GEld bekommen. Wie der Bürovorsteher schon geschrieben hat, überleg dir den Kauf eines Evalboards, du sparst dir einen haufen Ärger. Vor allem, wenn du noch keine Erfahrung mit FPGAs hast (will ich dir jetzt in keiner Weise unterstellen ;-) z.B. das Atlys Board von Digilent. Da bekommst einen schönen Spartan-6 mit zweitschnellsten Speedgrade. Der Stecker reicht völlig aus um ein paar schöne ADCs anzuschließen. Grüße
Die ollen Spartan 3 würde ich nicht mehr für ein neues Design nehmen, aiuch wenn es ein Bastelprojekt ist. Entweder einen Spartan 6, den gibts auch in TQFP oder das kleine neue Artix Board. In so einen 200er S3 geht ja außerdem nix weiter rein.
Vielleicht will er den Spartan 3 weil es den auch bei Reichelt gibt. Und nur zum spielen würde ich das auch so machen. Da lohnt ein Evalboard nicht immer. Aber man sollte bei der Platine noch darauf achten, dass das Versorgungskonzept passt. Sonst gibt es danach viel Frust. Alleine ein starkes Netzteil reicht dir hier nicht. Auch der Lagenaufbau und die Blockkondensatoren müssen passen. Da gibt es von Xilinx Designvorschrifften und die solltest du unbedingt anschauen. Wie willst du ihn konfigurieren? Über ein SPI-Prom? Gruß
Danke erstmal, es ist schon ein bissel spät heute für ne ausführlichere Antwort. Aber mal so ganz grob: ein LPC4088 + 16 MB RAM für das gewöhnliche Householding und für's Initialisieren des FPGA, ein Sharp 960x160 TFT von Pollin als Anzeige, ein FPGA als eigentliches Arbeitstier, ein Dual-ADC (synchrone Wandlung von I und Q) als Eingang, Typ.. mal sehen, das richtet sich nach einigem anderen wie nötige Bandbreite, angedachte Betriebsarten, Preis & Beschaffbarkeit..usw. eventuell ein Footprint für einen DSP (aber da denke ich noch ne Weile nach). Ein fertiges Eval-Board ist damit out of scope. Wenn es sich wenigstens einigermaßen macht, dann stelle ish es hier rein - quasi als eine Nachfolge für die Lernbetty. Aber ein eigenes Interesse hab ich ganz heftig. W.S.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.