Forum: FPGA, VHDL & Co. ISE Schematic: Signal aufteilen


von Daniel R. (dan066)


Lesenswert?

Ich habe ein Schematic-Symbol aus einer Komponente A erstellt, welche 
einen 8-Bit Vektor ausgibt.
Diesen würde ich gerne aufteilen und Bits(1:0) mit dem Eingang von 
Komponente B verbinden, Bits(3:2) mit Komponente C und Bits(7:4) mit 
Komponente D.
Kann mir jemand sagen wie das geht?

von Bürovorsteher (Gast)


Lesenswert?

Vier Busse malen: Komponente A: Daten(7:0)

Komponente B : Daten(1:0) und dort anschließen an z.B. DDDD(1:0)
Komponente C : Daten(3:2) und dort anschließen an zb EINGA(1:0)
Komponente D : Daten(7:4) und dort anschließen an z.B. EINGB(3:0)

Meinst du das?

von Bürovorsteher (Gast)


Lesenswert?

Edit: Die Busse müssen nicht miteinander nicht zeichnerisch verbunden 
werden,
sondern hängen mit ihrem Signalnamen frei in der Luft.

von Daniel R. (dan066)


Lesenswert?

Danke für die Antwort. Ich hab inzwischen rausgefunden, dass man diese 
Busaufteilung über Signal-Taps machen kann.

von Bürovorsteher (Gast)


Lesenswert?

> Ich hab inzwischen rausgefunden, dass man diese Busaufteilung über
> Signal-Taps machen kann.

Das erhöht zwar die Übersichtlichkeit, ist aber unnütze Arbeit.

von Daniel R. (dan066)


Lesenswert?

...ziemlich viel unnütze Arbeit. Und mit Einschränkungen verbunden.
Die Idee war dem späteren Anwender eine begrenzte um-konfiguration zu 
ermöglichen ohne sich allzu tief einarbeiten zu müssen. Aber bzgl. 
Skalierbarkeit sind diese Schematics doch ziemlich unhandlich.
Fertige Komponenten lassen sich dort schön übersichtlich verbinden, 
jedenfalls solange keine umfangreiche generate-Schleife nötig ist.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.