Gast
#4210784
Hallo Leute, ich habe ein Projekt das sowohl auf einem Xilinx als auch auf einem Altera(Intel^^) FPGA umgesetzt werden soll. Je nach Projekt gibt es verschiedene Codeschnipsel, die benötigt werden und sich je nach Projekt etwas unterscheiden. Gibt es in VHLD sowas wie Preprocessor Direktiven? Oder als Alternative: Lassen sich Codesegmente mit entsprechenden if-verzweigungen so schreiben, dass sie "keinen richtigen" Verdrahtungsweg haben und das Synthesetool das dann wegoptimiert? Danke für die Hilfe