max. Verlustleistung bzw Stromaufnahme Cyclone V

[FPGA_newbie (Gast)]

Hallo,

ich möchte gerne auf die schnelle Wissen wie sich die max. 
Verlustleistung bzw. Stromaufnahme im worst Case Fall bei einem Cyclone 
V ändert, wenn ich die Frequenz von 500 MHz auf 750 MHz ändere. Gibt es 
eine Formel wie ich das einfach berechnen kann ohen mit dem EPE von 
Altera rumspielen zu müssen.

Gruß Jan

[Tobias L. (murxwitz)]

theoretisch ziemlich linear, zumindest der von der Takterhöhung 
betroffenen Teile.

[J. S. (engineer)]

Die Leistungsanforderung geht etwas hyperlinear und hängt auch noch an 
der Wärme, die ja mit der Leistung etwas steigt -> Rückkopplung.

Zudem gibt es auch eine statische Komponente im Stromverbrauch.

Bei hohen Leistungen ist es damit sicher mehr, als 50% - bei niedrigeren 
weniger.

Wichtig ist auch der Anteil des Strombedarfs der PLLs, der sich gfs 
nicht ändert oder anders ändert.

Und: Das Ganze gilt nur, wenn das Design nicht geändert werden muss, 
also nicht etwa mehr FFs hinzukommen müssen.

Ich sehe da allerdings ohnehin kein design beim C5, dass intern mit 
vollen 500MHz läuft und dann auch noch auf 750MHz hochgetrieben wird. 
Bezieht sich sicher nur auf ein Interface?

[user (Gast)]

Es gibt auf der Altera Seite einen Power-Estimator
https://www.altera.com/support/support-resources/operation-and-testing/power/pow-powerplay.html