Moin, ich spiele mit dem Gedanken, ein FPGA-Board mit SDRAM (>100MHz) aufzubauen. Bislang habe ich nur Boards mit deutlich niederfrequenteren Bauteilen aufgebaut und bin deshalb etwas unbedarft, wie man besonders elektromagnetisch verträglich designt.Viele Platinen für solche Frequenzen sind ja als Multilayer mit Spannungs- und Ground-Layer ausgeführt, weil dies die EMV verbessern soll, las ich. Stimmt das? Welche Spannung lege ich auf den Spannungslayer, wenn es mehrere Spannung gibt (Core-Spannung eines ARMs oder FPGAs/IO-Spannung und Versorgung des RAMs)? Gibt es irgendwo griffig zusammengefasste Designrichtlinien im Netz? Gruß, jörn
In der Hochfrequenztechnik unterscheidet man 1.Microstrip, das ist eine doppelseitige Platine, eine Seite durchgehend Masse, auf der anderen eine Leiterbahn, mit mindestens einer Leiterbahnbreite Lücke zur nächsten, meistens deutlich mehr und 2. Stripline, das ist eine dreilagige Platine mit außen beidseitig Masse und einer Leiterbahn innen. Dazu gibts ausführliche Theorie und Berechnungen. Für die heutigen Digitalplatinen mit vielen dünnen, auch noch auf lange Strecken nebeneinanderliegende Bahnen, ist das nicht mehr so einfach. Nebeneinanderliegende Bahnen werden in der HF-Technik als Richtkoppler benutzt, auch dazu gibts noch Berechnungsformeln. Zweckmäßig werden also die Leitungen möglichst weit auseinander, mit gemeinsamer Masse, noch besser zwischen zwei Masseflächen angebracht. Oft wird empfohlen, die Leitungslänge von Bussen möglichst gleich groß zu halten, allerdings scheint mir das bei den derzeitigen Frequenzen mit Wellenlängen im Meterbereich noch etwas übertrieben.
Ohne Multilayer wird das ganze recht schwierig. Je nach Pinanzahl teilweise sogar unmöglich. Multilayer ist immer noch eine der besten Lösungen für einen "ordendlichen" GND, und auch nicht mehr allzu teuer. Desweiteren sind nie zuviele Abblockkondensatoren vorhanden. Gruß Thomas
Moin... @Christoph/Alle Sehr empfehlenswert ist das die Lektüre der technischen Anforderungen für den Anschluss von schnellen SDRAM Speicher, vorzugsweise DDR. Da kommen dann so Themen aufs Parket wie: - Impedanzgeführtes Design / matched Impedance. - Längentoleranz <0,1inch - Blocken mit Kondensatoren: Welche, wo und welche auf keinen Fall. - Terminierung der Leitungen. - Übersprechen bzw. differentielle Signalführung Also trivial ist das nicht mehr. Damit ist man dann am Limit, danach wird S-Parameter Berechnung fällig, da habe ich dann auch die Ohren angelegt... Die Platine wird immer mehr zum Bauteil, die Funktion als reines Trägermaterial erledigt sich zunehmend. -- Sven Johannes
Also mit dem Rest bin ich einverstanden, aber dass 2,54mm Längenunterschied irgendeine Auswirkung bei 100 MHz haben, halte ich für ein Märchen der Layoutsoftwere-Hersteller, die ihren Produkten noch dieses Feature verpasst haben. In 1 nsec läuft ein Impuls 300 mm weit, also sind 2,54mm etwa 3 Grad Phasenunterschied. Auswirkungen von Fehlanpassungen der Eingänge mit möglicherweise mehrfachem Impulsreflektionen oder die Tiefpasswirkung der Eingangskapazitäten sind viel eher zu vermuten. Bei langen Zuleitungen wirken kleine Serienwiderstände. z.B. 33 Ohm oft Wunder, sie bedämpfen vor allem Reflektionen.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.