Multidimensionales Record als Port?

[BoLlman (Gast)]

Hallo in die Runde,


ich bin auf der Suche nach einer eleganten Lösung an eine Entity mehrere 
Busse anzuschließen. Dabei soll, wenn möglich, die Anzahl der Busse über 
die (vector-)Breite definiert werden. Ähnlich einem 
standard_logic_vector. Den Bus selbst würde ich gerne als Record 
definieren.

Also im Grunde suche ich sowas in der Art:

package ... is
   type bus_type is record
        Leitung1 : std_vector;
        Leitung2 : std_logic;
        ...
        ...
    end record;
package end;

entity ... is
    port (
        clk : in std_logic;
        bus_in : in  bus_type(5 downto 0)
    );
end entity;

Falls es andere elegante Lösungsvorschläge gibt, nehm ich diese auch. :)

Viele Grüße
BoLLe

[Charles G. (Firma: Ingenieurbuero Gardiner) (cfgardiner)]

Was siehst Du an Deiner Lösung als nicht elegant? Ich denke besser geht 
es nicht.

Früher hatten manche Synthesetools Probleme mit Record als Ports aber 
ich glaube inzwischen können es ziemlich alle. Da musste man entweder 
ein Entity für jeden Variant schreiben oder ein Entity für den maximal 
Ausbau und entsprechend die Busse als 'open' bezeichnen.

Du brauchst natürlich noch ein Array of bus_type, sonst denke ich, 
muesste es gehen.

[Markus F. (Gast)]

Von Records habe ich mich schon lange verabschiedet. Die sind n.m.E. 
eher eine Behinderung, als ein Vorteil, weil sie die Signale 
verschleiern und das Verwenden unflexibal machen.

[BoLlman (Gast)]

@Markus

und was nutzt du dann stattdessen?


Grüße BoLLe

[René D. (Firma: www.dossmatik.de) (dose)]

Ich habe so etwas in meiner Softcpu um die Peripherie anzuschließen und 
dann noch flexibel zu sein.
http://www.dossmatik.de/mais-cpu.html

Schau dir das File MAIS_soc.vhd an.


Jeder Slave hat den selben Record als Input. Aber jeder Slave bekommt 
aber in der generic BSEL einen anderen Wert. BSEL ist die Slave select 
Leitung.

Und der Output wird über einen Multiplexer zurückgeführt, der ebenfalls 
das BSEL Signal nutzt.

---BUS multiplexer  
    BBUS_out <= slave(0) when BSEL(0)='1' else  --DRAM
    slave(1)             when BSEL(2)='1' else  --UART
    slave(2);   --Bus Dummy