VHDL-Typenkonvertierung

[daniel (Gast)]

Ich danke im voraus für eure Antworten!

Folgende Frage:

Ich möchte den Rückgabetyp einer "function"(Rückgabetyp: Integer)
einer Typenkonvertierung unterziehen.

Integer soll in einen std_logic_vector umgewandelt werden!

Bisher habe ich folgendes versucht, dies hat allerdings nicht
funktioniert(Fehlermeldung):

da<=std_logic_vector(to_unsigned(function_name(counter),6));

Hier noch die Portdefinition:
port(da : inout std_logic_vector(5 downto 0));

[FPGA-User (Gast)]

probier mal :

da <= conv_std_logic_vector(unsigned(function_name(counter)),6);

und besser anstelle von 6 :  da'LENGTH

PS:
kannst auch die Funktion überladen und eine mit gleichem Namen
aber Rückgabetyp std_logic_vector schreiben, da liest sich der
Code besser

[daniel (Gast)]

Herzlichen Dank an FPGA-User!
->Leider funktioniert es immer noch nicht!

Hier schicke ich mein vhd-File als txt-File!

Das Problem liegt an der Stelle der Typenkonvertierung!(probably!!?)

[daniel (Gast)]

Entschuldigung-keine Anlage!

[daniel (Gast)]

Hier ist ein Screenshot der Fehlermeldung zu sehen!

[Tobias O. (Gast)]

lass einfach das unsigned weg

[Sergio (Gast)]

Hi Daniel,

versucht mal mit der library:

    USE ieee.std_logic_arith.all;

und dann benutzt das funktion.

Grüße,

Sergio