|
Anzeige
|
VHDL-Typenkonvertierung
Gast
#297381
Ich danke im voraus für eure Antworten! Folgende Frage: Ich möchte den Rückgabetyp einer "function"(Rückgabetyp: Integer) einer Typenkonvertierung unterziehen. Integer soll in einen std_logic_vector umgewandelt werden! Bisher habe ich folgendes versucht, dies hat allerdings nicht funktioniert(Fehlermeldung): da<=std_logic_vector(to_unsigned(function_name(counter),6)); Hier noch die Portdefinition: port(da : inout std_logic_vector(5 downto 0));
Gast
#297382
probier mal : da <= conv_std_logic_vector(unsigned(function_name(counter)),6); und besser anstelle von 6 : da'LENGTH PS: kannst auch die Funktion überladen und eine mit gleichem Namen aber Rückgabetyp std_logic_vector schreiben, da liest sich der Code besser
Gast
#297383
Herzlichen Dank an FPGA-User! ->Leider funktioniert es immer noch nicht! Hier schicke ich mein vhd-File als txt-File! Das Problem liegt an der Stelle der Typenkonvertierung!(probably!!?)
Gast
#297384
Entschuldigung-keine Anlage!
Gast
#297385
Hier ist ein Screenshot der Fehlermeldung zu sehen!
Angehängte Dateien:
Gast
#297386
lass einfach das unsigned weg
Gast
#297387
Hi Daniel,
versucht mal mit der library:
USE ieee.std_logic_arith.all;
und dann benutzt das funktion.
Grüße,
Sergio
Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
