Layout

[(Fan)Thomas (Gast)]

ich möchte eine Schaltung aufbauen. Dabei sollen 16-Datenleitungen in
ein FPGA führen. Die Daten jeder einzelnen Leitung werden im FPGA je
nach Bedarf umgewandelt oder ohne Umwandlung direkt am anderen Ende des
FPGA ausgegeben und dort in ein RAM-Baustein(16Bit) geschrieben.
Muss ich bei dem oben genannten System auf eine "symmetrische"
Verbindung der Eingangsleitungen und der Ausgangsleitungen achten, wenn
ich den RAM-Baustein mit dem FPGA verbinde?
Oder sollte ich nur darauf achten, dass meine Verbindungsstrecken
möglich kurz bleiben. Dabei ist es dann egal, welche PIN des FPGA ich
mit denen des RAM verbinde! (Daten/Adress/Controll)"

[Mike (Gast)]

Grundsätzlich hängt das glaube ich auch von der gewünschten Datenrate
ab. Wen nes langsam ist, ist die Leitungsführung "fast" egal. Je
schneller desto weniger Ahnung habe ich von HF :-)

[(Fan)Thomas (Gast)]

Daten werden mit ca. 50 MHZ übertragen

[Michael (Gast)]

Ich denke dass es egal ist, wie du die Leitungen verbindest.
Der FPGA ist intern sowieso sehr schnell. Es schaltet die Signale
sozusagen in Nullkommanichts kreuz und quer zu allen Inputs und
Outputs.

[AxelR. (Gast)]

Sollten aber schon alle Bits vom Byte/Word gleichzeitig beim FPGA
ankommen. Ich würde zusehen, das alle Leitungen gleich lang sind.
Auf meiner Grafikkarte ist das auch so gemacht.
Die Länge kann man sich ja im Eagle anzeigen lassen.

[(Fan)Thomas (Gast)]

Auf der einen Seite des FPGA bekomme ich die Datenleitungen schön
parallel in den FPGA rein.
Auf der anderen Seite soll ja der RAM angeschlossen werden. Diesen kann
ich nur so hinlegen, dass einige Datenleitungen länger geraten als
andere, wenn ich diese symmetrisch anordne.
Sie werden nur dann möglichst kurz gehalten, wenn ich kreuz und quer
mal eine Datenleitung mal eine Aressleitung zu den PINS verlege.

         --------      ------------
IN1------| FPGA |------|Data1 RAM
IN2------| FPGA |------|Adress1 RAM
IN3------| FPGA |------|OE   RAM
.--------|      |------|
.--------|      |------|
.--------|      |------|
.--------|      |------|
.--------|      |------|
.--------|      |------|
IN16-----| FPGA |------|Data15 RAM
         | FPGA |------|Adress14 RAM
         | FPGA |------|Adress15 RAM
         | FPGA |------|Data16 RAM
         --------      ----------------

[(Fan)Thomas (Gast)]

Kann mir jemand eine sinvolle Antwort geben, ob es somit Probleme
auftauchen könnten oder nicht?

Danke!