www.mikrocontroller.net

Forum: FPGA, VHDL & Co. FPGA Konfiguration mit stockendem Datenstrom


Autor: Bustle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Guten Morgen,

ich möchte einen FPGA (XC3S400) über den "Slave Parallel Modus"
programmieren, jedoch habe ich keinen kontinuierlichen Datenstrom.

Kann ich über den CCLK Takt die Datenpausen überbrücken? Momentan habe
ich es so programmiert. Wenn Daten vorhanden sind schalten ich den CCLK
Takt ein, wenn keine Daten vorhanden sind, schalte ich den CCLK Takt ab.
Ist das so möglich. Bis jetzt habe ich noch kein Erfolg.

Ist zudem vor und nach der Konfiguration am CCLK Eingang ein Takt
erforderlich oder nur wärend der Datenphasen?

Danke

Gruß
Bustle

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.