Frage zu Timingdiagramm

[Thorsten (Gast)]

Hallo,

was bedeutet der schraffierte Bereich in angehängtem Diagramm? Sind zu 
diesem zeitpunkt die Daten definiert bzw. gültig oder undefiniert?

Thorsten

[Magnus Müller (Gast)]

In dem nicht_ schraffierten Bereich liegen _gültige Daten am Bus an. 
In dem Bereich, in dem die Signale schraffiert sind finden die 
Pegelwechsel statt. Der Bereich ist deswegen schraffiert, da sich das 
Timing durch Temperaturdrift und Fertigungstoleranzen nicht zu 100% 
voraussagen lässt.

Der Pegelwechsel könnte also zu Beginn oder zum Ende dieses 
schraffierten Bereichs stattfinden... oder aber auch sonst irgenwo 
innerhalb des schraffierten Bereichs.

Gruß,
Magnetus

[Magnus Müller (Gast)]

...ausserdem ist in dem schraffierten Bereich auch die rise- bzw. 
falltime berücksichtigt ;)

[Thorsten (Gast)]

Ok, das würde bedeuten, ich kann zu jeder steigenden Taktflanke ein 
gültiges Datenwort lesen.

[Magnus Müller (Gast)]

JEIN... sieh dir das Timingdiagramm mal genau an...


Die steigende Taktflanke leitet im Prinzip die Ausgabe des nächsten 
Datenbytes ein. Das alte Datenbyte steht noch für 5ns (Nanosekunden!) 
am Bus bereit. Nach maximal 11ns (auch Nanosekunden!) hast du das 
nächste Datenbyte am Bus liegen.

Gruß,
Magnetus

[Uwe (Gast)]

Hi!
>Ok, das würde bedeuten, ich kann zu jeder steigenden Taktflanke ein
>gültiges Datenwort lesen.
Ja, allerdings sollte deine steigende Flanke nicht zu flach sein.
Risetime <=10ns weil th=5ns=Datenhaltezeit nach Lesen.

MFG Uwe

[Thorsten (Gast)]

Hm, knifflige Sache. Mein Problem ist, dass ich die Daten in ein 32kB 
SRAM schreiben muß/will. Allerdings wird der ADC nicht mit 80MHz, 
sondern mit max. 40MHz getaktet.

Dazu möchte einen Adresszähler in einem CPLD realisieren. Im Prinzip 
könnte man es ja so machen, dass man bei der steigenden Taktflanke das 
Datenbyte in das SRAM schreibt und bei der darauf folgenden fallenden 
Flanke den Adresszähler inkrementiert.

Könnte das so funktionieren? 5ns Gultikeitsdauer für die Daten ist jetzt 
nicht wirklich viel und dieser Wert wird sich durch halbieren der 
Taktfrequenz wohl eher nicht verdoppeln.

[Thorsten (Gast)]

> Ja, allerdings sollte deine steigende Flanke nicht zu flach sein.
> Risetime <=10ns weil th=5ns=Datenhaltezeit nach Lesen.

Danke für diesen Hinweis, das habe ich völlig übersehen.

[Uwe (Gast)]

Hi!
Sollte klappen, weil du die Daten ja bei steigender Flanke übernimmst.
Da sehe ich eher Probleme beim SRam->Daten- 
vorhalte,schreib,nachhaltezeit.
Das solltest du genau prüfen(Nachhaltezeit max 5ns)

MFG Uwe

[Uwe (Gast)]

mir fallt da gerade noch was anderes ein, deine steigende Flanke wird 
der WR-Impuls fürs SRam? Der muss aber erst auf 0 ehe du die Adresse 
ändern darfst....war früher jedenfalls so.

MFG Uwe