ich möchte ein Projekt machen, wo eine Schieberegister, das man 128-mal schieben kann, also 2^128, CRC16, und noch paar weitere Logikgatter die benutzt werden. Ich möchte gerne ein CPLD verwenden, weil - die weniger kosten - keine Bootzeit haben - keine EEPROM dran gelebt werden muss Mir schwebt ein XL9536 oder XL9572 von Xilinx vor. Kann man einfach bei Reichelt kaufen. Nun meine Frage: Haben die Xilinx CPLD genügt FlipFlops (FF), um das Projekt in einem CPLD zumachen? CPLD haben nur zwischen 36 bis 288 FF. Siehe dazu http://www.mikrocontroller.net/articles/CPLD Den ich meine, für ein 1Bit Schieberegister benötige ich 1FF und min. 2 ANDs. Wären dies also >128 FF. Geht das?
Wenn ich mich nicht täusche, dürfte bei CPLDs die Anzahl der Macrozellen gleich der Anzahl der FFs sein. Die letzen Zahlen der 95'er Reihe geben immer deren Anzahl von Macrozellen an. Wenn du ein 128'er Schieberegister aufbeuen willst, benötigst du also mind. den 95144, der 144 Macrozellen = FFs hat. Das Datenbatt gibt dir weitere Auskunft: http://direct.xilinx.com/bvdocs/publications/ds054.pdf T.M.
Vielen Dank. Weitere Frage: Wo kann man XL95144 oder noch größere Typen kaufen. Wie gesagt bei Reichet geht das nur bis XL9572. Kann von mir aus auch Altera sein. Sollten nur preisgünstig auch sein.
CPLDs sind gar nicht so günstig, wenn man mal den Preis pro FF ansetzt! FÜr kleinste Anwendungen sind sie rentabel, aber sobald du sehr viele FF brauchst, werden die Dinger ziemlich teuer, so dass du alternativ auch ein FPGA einsetzen kannst. z.B. die XP-Familie von Lattice benötigt kein externes EEPROM. Das ist bereits integriert und die sind kostenmässig ganz interessant. Für dich könnte der LFXP3 interessant sein. Der Preis richtet sich generell nach der Stückzahl, die du benötigst. Die FPGAs gibt´s beim Distri. z.B. MSC (www.msc-ge.com)
@oli: Du kannst Dir ja die Entwicklungssoftware von Xilinx mal anschauen. Dort kannst Du Dein Projekt erstmal simulieren und siehst, ob es in den von Dir gewünschten Baustein passt. Für TTL-Hardwaredenker bietet sich die Schaltplaneingabe an. Rick
>CPLD haben nur zwischen 36 bis 288 FF. Siehe dazu >http://www.mikrocontroller.net/articles/CPLD In der MAX-II-Reihe von Altera haben die größten 1270 Flip-Flops. Und bei Cypress gabs/gibts welche, die sind noch größer. Cypress ist allerdings aus dem PLD-Geschäft ausgestiegen.
Die MAX II werden zwar als CPLD angepriesen, sind von der Architektur her mehr ein SRAM FPGA (LUT, configuration bei power-up) also nicht mit den klassischen Makrozellen CPLDs vergleichbar. Cheers, Roger
Da hast du recht. Es sind eher FLASH-FPGAs. In den Datenblättern werden auch nicht mehr Makrozellen angegeben, sondern LEs und "äquivalente Makrozellen". Und die größten haben 2210 Flip-Flops, nicht 1270.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.