www.mikrocontroller.net

Forum: FPGA, VHDL & Co. anfänger-frage


Autor: anyone (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hallo,

ich bringe mir grade selbst vhdl bei (beschränkt auf synthetisierbare 
konstrukte)

was aus meiner literatur mir nciht so einleuchtend hervorging möchte ich 
hie kurz fragen...

worin besteht der unterschied zwschen std_logic und std_ulogic?


ich danke schon ma für eure antworten :)

Autor: Klaus Falser (kfalser)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
std_logic ist die sogenanne "resolved" version von std_ulogic.
(u steht für unresolved).
Unresolved signale kann man nur in einem einzigen Prozess zuweisen.
Wenn man unresolved Signale aus mehreren Prozessen zuweist, dann gibt es 
einen Konflikt, der bei nicht aufgelöst werden kann -> eben 
"unresolved".

Bei resolved Signalen wie std_logic wird der resultierende Wert anhand 
einer Tabelle bestimmt. Dies wird bei der Simulation von Bus-signalen 
benötigt.
Ein Gerät will z.B. '1' auf den Bus schreiben, das andere Gerät '0' -> 
die Tabelle ergibt ein 'X', damit man sieht, hier stimmt etwas nicht.

Resolved signale werden im Prinzip nur für die Simulation benötigt. 
Innerhalb eines synthetisierbaren Designs sollte man niemals aus 
mehreren Prozessen das selbe Signal setzen. Beim Compiler gibt es meist 
eine Einstellung, ob er in diesem Fall überhaupt einen Fehler generieren 
soll, oder ob mittels einer ODER oder UND Funktion das resultierende 
Signal berechnet wird.

Grüße
Klaus

Autor: anyone (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
ok, vielen dank :)

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.