Forum: FPGA, VHDL & Co. ist Zähler syncron im Chip


von Siegfried S. (dieleena)


Lesenswert?

hallo,
ist ein interner 8bit Zähler bei 4 Xilinx XC9572XL CPLD (gesteuert vom 
gleichem Takt Pin) immer syncron, oder können Abweichungen entstehen?
z.B.
Zähler 1:
11001101
Zähler 2:
11001101
usw.
Der Hintergrund ist folgender. Jede CPLD steuert 2 Fet Endstufen.
Je nach Programmablauf soll das gleiche Ausgangssignal an Endstufe 1 (1. 
CPLD) und 5 (3. CPLD) entstehen.
Die Taktfrequenz des Zählers(PWM) liegt bei ca 300 Hz.
Gruß Siegfried

von Falk (Gast)


Lesenswert?

@Siegfried Saueressig

>ist ein interner 8bit Zähler bei 4 Xilinx XC9572XL CPLD (gesteuert vom
>gleichem Takt Pin) immer syncron, oder können Abweichungen entstehen?
>z.B.
>Zähler 1:
>11001101
>Zähler 2:
>11001101

Um das zu erreichen musst du sie alle synchron rücksetzen.

>Die Taktfrequenz des Zählers(PWM) liegt bei ca 300 Hz.

Ich denke eher du meinst, die PWM-Frequenz ist 300 Hz. Der Takt des 
Zählers wäre dann 300*256 =76,8 kHz.

MFG
Falk

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.