SPI des ENC28J60

Kann ich nicht nachvollziehen. Bildchen geguckt (welches?) oder 
gerechnet? Ist aber egal, passen beiden sogar zusammen (das ist nicht in 
jedem Datasheet so).

Am Beispiel vom Mega16
Master write:
- ENC: SI setup time >= 10ns, hold time >= 10nsec
- AVR: ca. Takt/2 = ~60ns bei 8MHz SPI
Master read:
- AVR: MISO setup time >= 10ns, hold time >= 10nsec
- ENC: ca. Takt/2 - 10nsec = ~50nsec bei 8MHz SPI

hier
http://ww1.microchip.com/downloads/en/DeviceDoc/39662b.pdf

unter Kapitel 4.0

Guckst du lieber Bildchen 16-1 und -2.

ahh :-)

trotzdem ist die fallende Flanke sehr nah am Ende des Bit.

Apropos ENC/SPI: Es gibt ein Timing, das man leicht übersehen kann: 
Tcsh.

> trotzdem ist die fallende Flanke sehr nah am Ende des Bit.

Erkläre mal etwas genauer was du meinst. Die fallende Flanke von wem? 
Und wo ist bei dir das Bit zu Ende?

Die fallende Flanke des SCK.
Der MISO Leitungszustand ob High oder Low wird also im Zeitpunkt = 
SCK-HIGH-nach-Low abgetastet.
So steht es im Datenblatt.

Diese Fallende Flanke ist jedoch ziemlich weit hinten und nich "ideal" 
genau in der Mitte des Bit (Bitzeit).

siehe Bild

Ich sehe in dem Bild nur ein Problem, wenn dein Controller MISO mit der 
negativen Flanke vom SCK des ENCs sampelt. Wenn dem so ist, hast du den 
falschen Modus erwischt. Korrekt ist, wenn er die positive nimmt, denn 
die liegt einigermassen mitten drin.

vielleicht übersehe ich ja auch was.. aber hier im Datenblatt steht

Commands and data are sent to the device via the SI
pin, with data being clocked in on the rising edge of
SCK. Data is driven out by the ENC28J60 on the SO
line, on the falling edge of SCK.

ENC/SO sendet an µC/MOSI: ENC setzt den Ausgang kurz nach der fallenden 
Flanke, µC liest den Pin +/-10nsec um die positive Flanke herum. Wo ist 
das Problem?

Andersrum läuft es genauso, nur die Namen der Pins ändern sich. Und mit 
Inverter, um des Fujis Mode 2 in des ENCs Mode 0 zu wandeln, sollte es 
auch kein Problem geben. Auch nicht mit HCT.