Wie verhalten sich freie Eingänge an einem XILINX CPLD? Kann ich irgendwo festlegen, dass ich pullups oder pulldowns an den Eingängen haben möchte oder müsste ich die extern dran setzen? Es geht mir darum, dass meine Schaltung nicht irgendein undefiniertes Verhalten aufweist wenn nicht alle Eingänge verbunden sind.
Ja, das kann man (je nach CPLD Typ) bei den Fitter Einstellungen festlegen: Pullup, GND, floating, Keeper usw.
Bei den XC95ern empfiehlt Xilinx, nicht benutzte Eingänge als zusätzliche Massepins zu benutzen. Das wird dem Fitter in der Kommandozeile mit -unused ground mitgeteilt. Die grafische Oberfläche benutze ich nicht, daher kann ich nicht sagen, wie es dort einzustellen ist. Gruß Jörg
Hallo! Der Beitag ist zwar schon älter, aber meine Frage passt dazu. Gilt das für alle Pins, ich meine auch nicht benutzte Clk Leitungen, bzw. GTS, GSR ? Ich frage sicherheitshalber, damit ich nicht nach dem Platinenerstellen eine unangenehme Überaschung erlebe. Viele Grüße Max
Ja, alle unbenutzten Pins können auf Masse gelegt werden. Wenn man sich Pins für spätere Verwendung reservieren will, dann muss man diese mit dem PROHIBIT-Constraint ausschließen. Klaus
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.