Unterschied zwischen Integer Range und STD_Logic_Vector

[Bustle (Gast)]

Hallo,

ich arbeite öfters mal mit "integer range" statt "STD_LOGIC_VECTOR". 
Gibt es hier hardwaretechnisch einen Unterschied? Oder sind nach der 
Übersetzung beide gleichwertig und auch im Platzverbrauch gleich?

Ich benutze ISE Webpack 9.1i und ein Xilinx CPLD. Ich frage, weil ich 
Platzprobleme habe.

Gruß
Bustle

[Valerij M. (fpga-dev)]

Bei der Synthese werden für die Implementierung des so deklarierten Typs 
genau so viele Ressourcen (z.B. FlipFlops) genommen, wie für die 
Darstellung des geforderen Bereichs mindestens notwendig sind. D.h. wenn 
der Bereich von dir nicht zu groß gewählt wurde, kommt dasselbe wie mit 
std_logic_vektoren als Schaltung raus.

[Bustle (Gast)]

also ein

integer range 0 to 7;

ist gleich wie ein

STD_LOGIC_VECTOR(2 downto 0);

...das hab ich mir schon gedacht. Bin auch froh drum, sonst hätte ich 
alles umstellen können :-)

Dankeschön.