Forum: FPGA, VHDL & Co. Prozess und Wait


von Jan (Gast)


Lesenswert?

Hallo,
"Prozesse ohne Empfindlichkeitsliste müssen, wenn sie synthesefähig sein 
sollen, (mindestens) eine
1
wait until
 Anweisung haben, in der eine Taktflankenabfrage erfolgt.
Dies dient zur Synchronisation".

Stimmt das??

Muss jeder Prozess, also auch ein kombinatorischer, wenn ich ihn nicht 
über eine Sensitivitätsliste starte, eine Taktabfrage haben??
Wie hat man sich das vorzustellen? Ein UND-Gatter z.B. hat mit einem 
Takt ja nun überhaupt nichts zu tun.

MfG
Jan

von Michael N. (bigmike47)


Lesenswert?

nein, es muss kein wait until clk vorhanden sein, es muss nur mindestens 
1 wait vorhanden sein. es muss ja in der sensitivity-list auch nicht 
zwingend ein clk enthalten sein

von Jan (Gast)


Lesenswert?

Das hatte ich auch gedacht, aber dieser Satz lässt mich doch zweifeln.
Wobei ich da wie gesagt auch keinen Sinn drin erkennen würde...

von Michael N. (bigmike47)


Lesenswert?

wo steht denn das ueberhaupt? ist jedenfalls unter garantie so nicht 
richtig

von Falk B. (falk)


Lesenswert?

@ Jan (Gast)

>Hallo,
>"Prozesse ohne Empfindlichkeitsliste müssen, wenn sie synthesefähig sein
>sollen, (mindestens) eine

>wait until

> Anweisung haben, in der eine Taktflankenabfrage erfolgt.
>Dies dient zur Synchronisation".

Machs nicht so akademisch. Das bringt nur Verwirrung.

- kombinatorischer Prozess: alle gelesenen Variabeln müssen in die 
Sensitivitätsliste
- getakteter Prozess: Nur der Takt und ggf. eine asynchrones Reset 
müssen in die Sensitivitätsliste

Wait benutzt man eigentlich nur in (nichtsynthetisierbaren) Testbenches.

>Wie hat man sich das vorzustellen? Ein UND-Gatter z.B. hat mit einem
>Takt ja nun überhaupt nichts zu tun.

Das ist ein rein kombinatorischer Prozess. Siehe oben.

MfG
Falk

von Andreas S. (andreas) (Admin) Benutzerseite


Lesenswert?

Bei kombinatorischen Prozessen verwendet man
1
wait on in1, in2, in3;
... oder gleich eine Sensitivity List, kommt auf's gleiche raus.

von Jan (Gast)


Lesenswert?

>Machs nicht so akademisch. Das bringt nur Verwirrung.

:)
Das geht nicht anders, die Klausur steht an...
Diesen Satz hab ich mir nicht ausgedacht, der stammt vom Prof.

Danke für die Antworten!

von Falk B. (falk)


Lesenswert?

@ Jan (Gast)

>Das geht nicht anders, die Klausur steht an...

na dann schreib lieber nix was ich geschrieben habe. Ist zwar objektiv 
richtig, politisch aber brisat. Damit landest du nur auf dem 
Scheiterhaufen . . . wie ich. ;-)

MfG
Falk

von Jan (Gast)


Lesenswert?

Und warum ist das brisant?

Das einzige was mich an deiner Aussage etwas stört, ist, dass kein 
anderes Signal außer Clk und Reset in den geclockten Prozess gehört. Ein 
D-Latch z.B. hätte ganz gern auch den D-Eingang.

MfG
Jan

von Frank (Gast)


Lesenswert?

Ein D-Latch ist auch politisch brisant ;-)

von Andreas S. (andreas) (Admin) Benutzerseite


Lesenswert?

In die Sensitivity List bzw. das wait-Statement gehören nur Signale die 
zu Änderungen im Prozess führen, also bei getakteten Prozessen nur clk 
und reset. Das D-Latch ist eigentlich kein rein getakteter Prozess mehr.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.