www.mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik sdram timing vorgehensweise


Autor: Newbie (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich hab mir jetzt mal alle Signale und Zeiten (Timing) angeschaut die 
für einen normalen Lese- und Schreibzugriff erforderlich sind.

Wie müssen jetzt diese Zeiten mit den Zeiten des Controllers 
übereinstimmen? Und wie werden die auftretenden Verzögerungen auf den 
Leiterbahnen (Kapazitäten) mit eingerechnet?

Newbie

Autor: Ulf (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
die beiden timing-diagramme übereinander legen und schauen ob sie 
zusammenpassen...

>Und wie werden die auftretenden Verzögerungen auf den
>Leiterbahnen (Kapazitäten) mit eingerechnet?

keine ahnung...

Autor: Newbie (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
gibt es dafür eine anleitung im netz? wie ist das übereinanderlegen 
gemeint?

Autor: Newbie (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
wie muss ich weiter vorgehen um ein funktionierendes SDRAM-Design zu 
erhalten?

Autor: Dominic R. (dominic)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Am besten in dem du erklärst, was du vorhast. Wenn dein Microcontroller 
einen SDRAM Controller enthält konfigurierst du den entsprechend, wenn 
nicht solltest du kein SDRAM verwenden - Performance via GPIO wäre 
fürchterlich, falls es überhaupt klappt.

Wenn du einen SDRAM Controller selbst bauen möchtest solltest du 
erklären, worin du den implementieren willst.

Gruß,

Dominic

Autor: Jörg (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
der mikrocontroller hat einen sdram-controller integriert. wie das ganze 
angeschlossen wird, ist mir klar...

aber wie müssen die timings vom mikrocontroller und vom sdram 
übereinstimmen - wie macht man das? Und welchen Wert haben die 
Kapazitäten (ca. 100pF im Datenbus) auf die Verzögerung des Systems - 
muss ich die hier auch schon betrachten?

Jörg

Autor: Dominic R. (dominic)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Boardverzögerungen etc. sind bei SDRAM um die 100MHz wohl relativ 
unkritisch. Um welchen Microcontroller handelt es sich denn? Die Doku 
zum uC sollte eigentlich erklären, welche Timings progammiert werden 
müssen.

Gruß,

Dominic

Autor: Jörg (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
AT91RM9200
www.atmel.com/dyn/resources/prod_documents/1768s.pdf
Takt vom SDRAM ist 80MHz

und das ist der SDRAM
http://www.samsung.com/global/system/business/semi...
(Seite 5 welche Bedeutung haben die Spalten -60, -70, -75 etc.?)


Diagramme sind auch enthalten über den SDRAM-Zugriff beim µC - z.B. 
Seite 200 der Lesezugriff.

Setup-Zeit = 1.5ns und Hold-Zeit 1ns (min)

Kannst du mir anhand eines Bsp. das aufzeigen, damit ich es für die 
anderen auch hinbekomme? z.B. Zeilenauswahl?

Jörg

Autor: Jörg (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
vor allem wie man das auch im µController Seite 641 z.B. lesen muss.

SDRAMC7 (setup-zeit für RAS) was bedeutet hier Csdcs = 0pF - wann ist 
die Kondition vorhanden?

Csdcke = 0pF -> tclmck + 0.6ns

tclmck (master clock low half period) -> solange muss die clk low sein?

Csdcke derating -> -0.015ns


Jörg

Autor: Jörg (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
was mir bei den SDRAMC-Zeiten noch unklar ist, ist die größe - da steht 
ns/pF (welche pF sind hier gemeint?)

Jörg

Autor: Jörg (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
in welchem verhältnis muss danach z.B. die setup-zeit für CS sein?

Setup-Zeit (CS) vom µC > Setup-Zeit vom SDRAM? In welchem Verhältnis 
müssen die stehen zueinander?

Jörg

Autor: Jörg (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
leider noch eine frage beim SDRAM müssen die zeitwerte vergrößert 
werden, wenn die rise-time 1ns nicht eingehalten werden kann.

[(tr + tf)/2-1]ns ist der Faktor der dann zu den Setup- und Hold-Zeiten 
hinzuaddiert werden muss. Nur wie oder wodurch weiß ich wie groß meine 
Rise- und Fall-Time sein wird? Wie berechne ich das?

Jörg

Autor: Bernd Schuster (mms)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

passt zwar nicht ganz, dafür aber kein neuer thread: warum müssen die 
CLK-Leitungen kürzer geroutet wreden als z.B. die Datenleitugnen oder 
Adressleitungen?

Ich hab mir ausgerechnet dass ich z.B. eine Setup-Time Margin von 3.5ns 
habe. So wie ich das verstanden habe, ist diese Setup-Time Margin dann 
vorhanden, wenn man von gleich langen CLK- und Datenleitungen ausgeht. 
Wenn ich jetzt die CLK-Leitung verkürze würde die Margin größer werden.

oder ist meine Annahme dahingehend falsch?

Bernd

Autor: Bernd Schuster (mms)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
hmm wahrscheinlich nicht ganz richtig meine annahme, da die clk-signale 
mit einer höheren geschwindigkeit übertragen werden als die 
datensignale?

 - mal schaun welche zeit mir die geschwidnigkeit der datensignale 
wiederspiegel...


Bernd

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.