Hallo, ich suche gerade Papers, Bücher, Arbeiten, Links etc. zum Thema FPGA und HF-Komponenten auf einem Board in Bezug auf gegenseitige Störbeeinflussung. Es geht darum, dass ein FPGA einen Hochfrequenz-RF-Chip (um 4 GHz Sende- und Empfangsbereich) über ein paar Pins steuern soll. Es wurden nun Bedenken laut, dass der FPGA, sofern er sich auf derselben Platine befindet, den HF-Chip bei seiner Arbeit stören könnte (also die Signale auf der Platine bzw. das Funksignal stört). Inwieweit haltet ihr das für wahrscheinlich, wenn Versorgungsspannung und Takt klar getrennt sein würde? Inwieweit kann der FPGA "stören" (SNR des Funksignals, Qualität der Signale auf der Platine: 1 GHz LVDS). Gibt es dazu irgendwo Untersuchungen? Bin für Antworten und Meinungen dankbar. na
@ na (Gast) >Es geht darum, dass ein FPGA einen Hochfrequenz-RF-Chip (um 4 GHz Sende- >und Empfangsbereich) über ein paar Pins steuern soll. Es wurden nun SPI oder so? >Bedenken laut, dass der FPGA, sofern er sich auf derselben Platine >befindet, den HF-Chip bei seiner Arbeit stören könnte (also die Signale >auf der Platine bzw. das Funksignal stört). Kann passieren. >Inwieweit haltet ihr das für wahrscheinlich, wenn Versorgungsspannung >und Takt klar getrennt sein würde? ??? >Inwieweit kann der FPGA "stören" (SNR >des Funksignals, Qualität der Signale auf der Platine: 1 GHz LVDS). Gibt >es dazu irgendwo Untersuchungen? Mehr oder weniger. Die relativ gestörte Digitalspannung kann über die IOs auif das Funkmodul koppeln. Das könnte man u.a. dadurch vermindern, indem man Serienwiderstände einfügt. Wenn die Datenrate der Steuerschnittstelle gering ist, ist das machbar. MFG Falk
Wenn du die EMV-Grundlinien beachtest, sollte es keine riesen Probleme geben. Jedoch verstehe ich nicht warum du zum Steuern einen FPGA nimmst? Oder muss die Steuerung so schnell wie möglich sein? Man sollte allgemein, was die Frequenz angeht nicht mit Kanonen auf die Spatzen schießen -> steilere Flanken = mehr Probleme. Der HF-Chip wird sicherlich schon eine angegebene Störsicherheit haben, wenn es nicht reicht, baue einen HF-Käfig für den Chip.
>warum FPGA `? Die Flanken kann man jederzeit im FPGA limitieren, sollte das was "zu schnell" sein - umgekehrt ist schlechter: D
Vielleicht sollte man sich von der Vorstellung loesen sowas auf einer 2 Lagenleiterplatte zu realisieren... Eine 4 Lagenplatte ist da etwas besser.
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.