Forum: FPGA, VHDL & Co. Signalnamen gehen bei Postfit Simulation verloren


von Joachim (Gast)


Lesenswert?

Hallo,

ich habe ein Design in mehrere Komponenten aufgeteilt. Einzeln getestet 
funktionieren alle. Allerdings habe ich das Problem, dass beim 
Zusammenführen in der PostFit Simulation mit 9.1. sp3 einige Signale gar 
nicht mehr auftauchen bzw. ich diese neuen Namen nicht mehr meiner 
Programmierung zuordnen kann.

Gibt es vielleicht Schalter die eine solche Neubenamung verhindern bzw. 
wie kann ich mir helfen, dass ich den Fehler durch Simulation im Design 
finden kann.
Vielen Dank!

Joachim

von hotline (Gast)


Lesenswert?

PostFit heißt ja, du simulierst etwas, was die Synthese (bzw. der 
Fitter) inzwischen optimiert hat. Das heißt, da gibt es bestimmte 
Signale wirklich nicht mehr und erst recht nicht ihre Namen.
Nach diesem Schritt sind demnach nur noch die ports für die simulation 
zu gebrauchen. Evtl. dort Testsignale herausführen?

von R.D. (Gast)


Lesenswert?

"preserve node names" = "on" !

von Joachim (Gast)


Lesenswert?

Vielen Dank für die Tipps!

Wo trage ich die Phrase "preserve node names" = "on" ein?
Danke

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.