Multilayer-Eagle DC-Buchse

[Daniel (Gast)]

Ich möchte bei einem Multilayer das Bauteil "DCJ0202" aus der Bibliothek 
"con-jack" verwenden. Es handelt sich hierbei um eine DC-Buchse.
http://www.reichelt.de/?;ACTION=7;LA=6;OPEN=1;INDEX=0;FILENAME=C160%252FHEBW21%2523IMP.pdf;SID=29PHluWqwQAR0AADo2D6Eb3f9bde33f5f0c43d3ae9e2840febaa0

Da ich das PAD nur mit einer Bohrung versehen kann, wurde nachträglich 
eine Fräsung eingefügt. Nun kann bei der Herstellung der Leiterplatte 
die Fräsung Kurzschlüsse in den Innenlagen durch Grat erzeugen, denn die 
Thermals und Annulus beziehen sich ja auf die Bohrung.
Wie kann ich in Eagle den Thermal sowie den Annulus ensprechend der 
Kontur anpassen?
Oder kann ich auch langlöcher in Eagle erzeugen?
Gruß Daniel

zum Bild:
GELB: Innenlage: Polygon keine Verbindung zu einem PAD
ROT: Innenlage: Supply-Layer. Verbindung zu PAD oben und links

[Simon K. (simon)]

Daniel wrote:
> Ich möchte bei einem Multilayer das Bauteil "DCJ0202" aus der Bibliothek
> "con-jack" verwenden. Es handelt sich hierbei um eine DC-Buchse.
> 
http://www.reichelt.de/?;ACTION=7;LA=6;OPEN=1;INDEX=0;FILENAME=C160%252FHEBW21%2523IMP.pdf;SID=29PHluWqwQAR0AADo2D6Eb3f9bde33f5f0c43d3ae9e2840febaa0
>
> Da ich das PAD nur mit einer Bohrung versehen kann, wurde nachträglich
> eine Fräsung eingefügt.

Ja, das ist schon vorab gemacht worden. Schalte mal den Layer "Milling" 
ein.

> Wie kann ich in Eagle den Thermal sowie den Annulus ensprechend der
> Kontur anpassen?

Das müsste in den Design Rules gehen. (Bearbeiten->Design Rules oder so)

> Oder kann ich auch langlöcher in Eagle erzeugen?

Ja, eben auf dem "Milling" Layer (oder da, wo es dein Platinenfritze 
gerne hätte). Ein Langloch erzeugst du am besten aus Linien, die oben 
und unten abgerundet sind (Miter). Oder du benutzt das Arc-Objekt 
(Kreisausschnitt)

[Daniel (Gast)]

Danke für deine antwort, aber das mit dem Milling-Layer sieht man auch 
im obrigen Bild, dass dieser aktiviert ist.
Mein LP-Hersteller sagt das beim Fräsen der Kontur in Milling-Layer ein 
Grad zwischen den Innenlagen enstehen kann, da der Thermal sowie der 
Annulus sich auf ein rundes Loch bezieht. In den Ecken der Millinglinie 
ist auf den Innenlagen jeweils Kupfer. Und das ist das Problem.

Vergößere ich den Annulus in den Design Rules, so ändert sich dieser an 
jedem PIN auf der Platine und das möchte ich auch nicht.

[Simon K. (simon)]

Daniel wrote:
> Danke für deine antwort, aber das mit dem Milling-Layer sieht man auch
> im obrigen Bild, dass dieser aktiviert ist.

Achso, verzeihe :-)

> Vergößere ich den Annulus in den Design Rules, so ändert sich dieser an
> jedem PIN auf der Platine und das möchte ich auch nicht.

Wohl wahr. Eventuell könntest du um den Milling-Layer etwas von dem 
"tRestrict" und "bRestrict" verlegen. Dann legt Eagle dort kein Kupfer 
hin.

[Daniel (Gast)]

diese wiederum beziehen sich nur auf die Aussenlagen TOP und Bottom

[Simon K. (simon)]

Daniel wrote:
> diese wiederum beziehen sich nur auf die Aussenlagen TOP und Bottom

Ups. Man merkt dass ich noch nie etwas mit Multilayer zu tun gehabt habe 
;)