www.mikrocontroller.net

Forum: FPGA, VHDL & Co. PhysDesignRules:372 (CE pin)


Autor: Hannes Pauli (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo FPGA Gemeinde,
was mich dringend interessieren würde, und wonach ich schon seit Wochen 
google quäle ist diese Warnmeldung, die ich vom FPGA Designertool ISE 
9.1 reinbekomme:

PhysDesignRules:372 - Gated clock. Clock net DinCounter3/sislCp is 
sourced by a combinatorial pin. This is not good design practice. Use 
the CE pin to control the loading of data into the flip-flop.

Es handelt sich dabei um mein Count Puls Signal (sislCp) dieser wird zur 
'1', wenn mein Counter um eins höher oder kleiner wird. Meine Frage an 
dieser Stelle wäre jetzt was diese CE pin ist, das ich verweden soll?

Autor: Gast (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
CE ist clock enable
siehe hier: Taktung FPGA/CPLD

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du verwendest ein kombinatorisch erzeugtes Signal als Takt. Die Meldung 
will dir sagen dass du das Signal stattdessen an Clock Enable 
anschließen sollst. Siehe Taktung FPGA/CPLD.

Autor: Hannes Pauli (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Problem verstanden und behoben.
euch Beiden

Autor: Hannes Pauli (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
vielen Dank fehlt da :D

leider kann man hier nicht editieren, also nochmal:
Problem verstanden und behoben.
vielen Danke, euch Beiden

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> leider kann man hier nicht editieren

Wenn man sich anmeldet schon.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.