doppelseitige Platine

[dasmicha (Gast)]

Hallo Leute,

ich habe jetzt meine erste Platine fertig gestellt und wollte mal das 
jemand da mal ein Auge drauf wirft ob die so in Ordnung ist, bevor ich 
sie Ätzen lasse.

Bei meinem ersten Versuch sind dann natürlich die ganzen Anfängerfehler 
zum Vorschein gekommen: Autorouter benutzt, Pad's nicht 
durchkontaktieren lassen (obwohl Leitung auf dem Top-Layer war) usw.

Jetzt hab ich mich durch die ein bischen durch das Handbuch gekämpft und 
die Foren durchsucht.

Ich hoffe ich kann die Platine jetzt endlich ätzen lassen.

Gruß Micha

[Sven P. (Gast)]

Das Übliche: Dem Prozessor (und evtl. den andren ICs auch) fehlen 
Abblockkondensatoren zwischen Vcc und GND. Die Versorgungsleitungen sind 
a bisserl arg dünn geraten, grad die für die Treiberarrays (ULNxxx).

[Dieter W. (dds5)]

Da hat sich wohl ein Autorouter dran ausgetobt oder wozu braucht man an 
IC4, IC5 und IC7 jeweils Pin 7 ein Via direkt neben dem Pin?

[dasmicha (Gast)]

Also erst mal danke für die schnelle Antwort.

Also zu den Supply Leitungen der ULN Arrays, die müssen ein bischen 
weniger als 1 Ampere führen. Laut der Eagle Physiktabelle reichen da 
locker ca 16mil aus (10°C delta temp.), ich habe aber 24mil genommen?

Irgendwo hab ich gelesen bei CMOS brauch ich keine Abblock-kondis. Wenn 
doch dann werd ich die natürlich noch nachrüsten.

LG Micha

[xxx (Gast)]

Hallo,
tja, was soll man dazu sagen? Sieht in der Tat ein bisschen nach 
Autorouter aus. Unschön ist beispielsweise die Speisung von IC4 Pin1 die 
durch einige Durchkontaktierungen muss und dabei hin und her springt. 
Wenn du an Pin1 auf dem Bottomlayer geblieben wärst, wären es schonmal 
zwei weniger. Ähnliches Beispiel: X5 Pin1....würde wahrscheinlich kein 
Mensch so routen. Der Abstand der 45° Leiterbahnen zwischen den ULNs und 
den 4511ern sieht auch sehr klein aus und muss es eigentlich nicht sein. 
Auch der Abstand der Vias zu Leiterbahnen ist sehr klein. Wenn du beide 
IC Reihen gegeneinander verschiebst und die angesprochenen 
Abblock-Kondensatoren einsetzt erspart dir das ne Menge hin und her.

[dasmicha (Gast)]

Also ich habe die Vias an IC4, IC5 und IC7 entfernt.
Die GND Leitungen an den ULN's sind jetzt 24 mil dick.
Am AVR ist jetzt ein 100nF Kondi.

Wenn noch jemand Tips hat immer raus damit.

Gruß Micha

[golzow (Gast)]

so auf die schnelle....

DK neben R1 überflüssig
DK neben R2 kann weg, wenn man die Verbindung zu R3 etwas runter zieht

[Jupp (Gast)]

Kannst du mal das .brd-File hochladen?

[Michael G. (linuxgeek)]

dasmicha wrote:

> Irgendwo hab ich gelesen bei CMOS brauch ich keine Abblock-kondis. Wenn
> doch dann werd ich die natürlich noch nachrüsten.

Du solltest vielleicht nicht alles glauben, was Du irgendwo liest. Reset 
uebrigens nochmal mit 45n hochziehen, um versehentliche Resets zu 
vermeiden.

[Jupp (Gast)]

hochziehen...janeeisklar...

[Mike J. (Gast)]

Reset mit 10K Ohm hoch ziehen und mit 100nF/45nF puffern.

Lässt du die Platine fertigen?

Wenn NEIN, dann überleg wie du die Buchst X6 anlöten willst. Das 
funktioniert nur von einer Seite.

Die ganzen anderen CMOS-Chips (6 Stück) benötigen ebenfalls einen 
Abblock-kondensator.

C4 noch etwas verrücken, ist zu nahe am Rand dran.

Wo ist deine Massefläche?

Wenn du dein Board hochladen würdest zeig ich dir mal wie ich das meine.

Nutz den Autorouter nur um einen Überblick zu bekommen und um die Teile 
ordentlich zu positionieren, wenn die Teile richtig liegen mach alles 
wieder weg und route mit der Hand!

[Michael G. (linuxgeek)]

Mike J. wrote:
> Reset mit 10K Ohm hoch ziehen und mit 100nF/45nF puffern.

Allright. Sorry aber das ist eigentlich klar... bzw. ich dachte dass es 
klar ist. Einfach mal Standardaufbau ansehen, z.B. hier im Tutorial.

[Thomas (Gast)]

gerade die hochohmigen Siganlpfade könnten deutlich dünner ausfallen, 
dann kannst du dich noch zwischen IC-Beinchen durchschlängeln.
Ich behaupte mal, dass sich dieses Layout auch locker einseitig mit < 5 
Brücken realisieren ließe, natürlich nur von Hand.
Abblockkondensatoren lassen sich übrigens prima platzsparend unter 
IC-Sockeln plazieren.
Solltest du doppelseitig bleiben wollen, lassen sich einige Vias 
einsparen wenn du das Layer über Bauteilbeinchen wechselst. Aber immer 
schön darauf achten, dass du auch mit dem Lötkolben ran kommst.

[Michael G. (linuxgeek)]

Thomas wrote:
> Ich behaupte mal, dass sich dieses Layout auch locker einseitig mit < 5
> Brücken realisieren ließe, natürlich nur von Hand.

Ja, locker... aber das Micha will es ja offensichtlich fertigen lassen.

[dasmicha (Gast)]

Nabend Leute,

erstmal vielen Dank für die vielen Anregungen. Ich will ja nicht noch 
eine teure Platine in den Sand setzen.

@Mike J.
Ja die Platine lasse ich fertigen, ich hoffe mal das die Pad's 
durchkontaktiert werden ;)
Die Massefläche ist da nur habe ich sie der Übersichtshalber erstmal nur 
als Polygone am Rand.

@xxx
Kaum zu glauben aber das ist von Hand geroutet, der Autorouter spuckt da 
noch vieeel garstigere Sachen aus.
Also als globalen Abstand habe ich überall 14 mil genommen, habe gehofft 
das reicht. Was schlägst du vor mind. 16 mil, dann habe ich leider 
keinen Platz mehr auf der Platine.
Die Signalleitungen habe ich nur deswegen auf 16 mil verlegt da ich 
nicht so  genau weiß wie sauber die Ätzfirma arbeitet. Habe Angst das 
evtl. Leiterbahnen Lochfraß bekommen, da sind dünne Leitung sehr 
anfällig.

@all
Ja also die Abblockkondensatoren kommen nun auf jeden Fall mit rein.
Am Reset ist schon ein 47nF Kondi dran, ist vielleicht nur bischen 
schlecht platziert :(
hier nochmal die unbearbeitete .brd Datei.

[Michael G. (linuxgeek)]

Micha, wieviele von den Platinen laesst Du denn herstellen? 
Abblockkondensatoren sollten immer moeglichst nah am Einsatzort 
angebracht werden. Bei nornmalen CMOS-Bausteinen reicht uebrigens einer 
auf 3-4 Bausteine schon auch aus.

Wenn Du das ganze auf SMD aufgebaut haettest, koennte das weniger als 
die Haelfte an Platz belegen, was viel guenstiger waere, da die Platinen 
nach Flaeche verrechnet werden, ausserdem scheint die MCU auch 
ueberdimensioniert zu sein (viele ungenutzte Pins).

[Jörn P. (jonnyp)]

Hab beim board spaßenshalber mal paar Teile verschoben als Anregung ;-)

[Mike J. (Gast)]

@ jonnyp
Sieht sehr sauber aus.
Wenn alles Masse ist verlegt man eigentlich keine Leitungen für GND, 
macht doch dann das Ratsnest.

Die Leitungen zwischen den Pins find ich nicht so toll ...

Wenn er es fertigen lässt (und kein Test mit einer eigenen Platine macht 
.. was ich machen würde) geht das in Ordnung.

Manche Leiterbahnen zwischen Pads sollten dann aber noch etwas dünner 
sein um mehr Seitenabstand zu gewährleisten.

[Karl H. (kbuchegg)]

Mike J. wrote:

> Die Leitungen zwischen den Pins find ich nicht so toll ...

Davor hatte ich am Anfang auch immer Bammel.
Ist aber in Wirklichkeit überhaupt kein Problem. Eine Leitung
zwischen 2 Pins kriegt man problemlos auch in der Tupperdose
geätzt.

[Michael G. (linuxgeek)]

Schaut doch schon gleich um einiges besser aus...

[Frauenversteher (Gast)]

> ... auch in der Tupperdose geätzt.

Das könnte aber Ärger mit Mutti geben!

[Jörn P. (jonnyp)]

Also Leute, es sollte wirklich nur mal ne Anregung sein. Bevor man daran 
denkt so etwas zu realisieren sollte man auch erst mal die Frau DRC 
fragen.
Die hat garantiert noch was zu meckern. (meist Standart bei Frauen ;-)

[Michael S. (dasmicha)]

Soooo,

nun habe ich das Board nochmal überarbeitet und es einseitig geroutet.
Musste dafür die Leiterbahnen auf 10 mil schrumpfen und der mind. 
Abstand ist jetzt auch auf 10 mil.

Es sind zwar nicht 5 Drahtbrücken aber das ist so noch Lötbar.

LG dasmicha

[Jörn P. (jonnyp)]

Du scheinst ja ganz wild darauf zu sein, möglichst dicht an den Pads 
vorbei zu fahren. Ich hab mal ein paar unnötige Vias entfernt. Den 
Isolate Wert würde ich auch noch ein bischen höher setzen. Mach es dir 
nicht unnötig schwer, denn schnell ist mal eine Lötbrücke gezogen.