DDS phasensprungfrei

[Peter X. (vielfrass)]

Mir ist immer noch nicht so recht klar, was diese "spurious" sind.
Es soll da so "gutartige" Frequenzen geben, bei denen der Umgriff in der 
internen Sinus-Tabelle phasensprungfrei erfolgt.

Also bei einem 14Bit DA-Wandler-DDS ist imho die Sinustabelle 64k Worte 
gross. D.h. die Tabelle wird durch die oberen 16 Bit des 32Bit 
Phasenakkumulators angesprochen. Nur wenn die unteren 16 Bit des 
Phasenakkumulatorsteuerwortes null sind, gibt's keine Phasensprünge.
Das währe dann aber nur alle (1GHz / 65536) 15258Hz.

Seh ich da was falsch?

[Christoph db1uq K. (christoph_kessler)]

Wirklich sauber sind nur Teilungen durch Zweierpotenzen, das sind leider 
nur Oktavschritte in der Frequenz. Wir benutzen hier einen AD9835 mit 
einem PLL-Chip ICS307 als Taktgenerator, der DDS nur in Zweierpotenzen 
gestuft, die PLL macht >10 Zwischenstufen.
http://www.idt.com/products/getDoc.cfm?docID=9410871 Daten zum PLL-IC