Hallo zusammen, habt ihr folgenden Effekt mit dem FT2232 schon erlebt: Grundeinstellungen: Port A im FIFO-Mode und Port B im UART-Mode. 1. Nun wird Port A in den Bitbang-Mode (async) gebracht. 2. RX-FIFO (FIFO fuer Datenempfang von µC/FPGA) ueberpruefen. -> =0 3. (Im Bitbang-Mode) Daten schreiben oder lesen 4. Mode-Reset für FIFO-Mode 5. RX-FIFO (FIFO fuer Datenempfang von µC/FPGA) ueberpruefen. -> != 0 6. TX-FIFO (FIFO fuer Datenempfang von PC) ueberpruefen. -> = 0. Warum füllt der Bitbang-Mode (scheinbar) den FIFO? Die Anzahl der Einträge stimmt übirgens in keinster Weise mit den Zugriffen auf den Bitbang-Mode überein und variiert bei mehrmaligem Wiederholen... Muss der FIFO-Speicher nach benutzen des Bitbang-Modes immer zurückgesetzt werden? Leider finde ich dazu keinen Hinweise im Datenblatt bzw. im Programmer's Guide.
Hallo zusammen, kram hier zufällig den "alten" thread raus. Hab zwischenzeitlich die Lösung dafür: im BB-Mode sampled der FTDI die aktuellen Portwerte mit der gerade eingestellt Baudrate... beim umschalten in einen anderen mode also die buffer löschen...
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.