Hallo zusammen, ich möchte gerne ein Rechtecksignal, welches ein unsymetrisches Tastverhältnis hat, in ein symetrisches Tastverhältnis umwandeln, wobei die Frequenz gleich bleibt. Beispiel: ____|^^^^^^^^|__|^^^^^^^^|__|^^^^^^^^|__| ____|^^^^^|_____|^^^^^|_____|^^^^^|_____| Es bestünde die Möglichkeit auf die positive Flanke zu triggern und die Zeit zu messen, danach die Zeit durch zwei teilen und den Ausgang dementsprechend toggeln. Gibt es da nicht eine schönere Lösung?
welche frequenz hat das signal und wieviel jitter soll das ausgangssignal haben? allgemein saubere lösung wäre mit pll,dll(phase/delay-locked-loop)
...die maximale Frequenz liegt bei 100kHz. Wenn Du mit Jitter die Delayzeit zwischen Ein- und Ausgang meinst, spielt hier keine Rolle. Das Signal kann ruhig verzögert werden.
100kHz sind für einen FPGA ein Klacks und für eine PLL meist zu wenig. Die einfachste Methode dürfte somit wirklich das zählen sein.
@ Jan M. (mueschel) >100kHz sind für einen FPGA ein Klacks und für eine PLL meist zu wenig. ??? 4046 ist dafür optimal. Wenn die Freqeunz im wesentlichen konstant ist, reicht ein Monoflop. MFG Falk
Genau, PLL mit 4046. Am besten auf doppelte Frequenz und mit einem Flip Flop wieder runterteilen. Dann hast du die Garantie für ziemlich genaue Symmetrie. virtuPIC
@ Thomas Bremer (Firma Druckerei Beste) (virtupic) >Genau, PLL mit 4046. Am besten auf doppelte Frequenz und mit einem Flip >Flop wieder runterteilen. Dann hast du die Garantie für ziemlich genaue >Symmetrie. Oder einfach das Datenblatt lesen. Der 4046 hat schon ziemlich gute 50% von allein. MFG Falk
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.