TWI - Platzierung der Widerstände

[Andreas P. (andyp17)]

Hallo,

Ich entwickle gerade eine Lösung, mit der ich über TWI mehrere EEPROMs 
anspreche. Diese sind aber auf mehreren Platinen verteilt.
Nun zu meiner Frage: Ich muss doch an den Datenleitungen (SCL, SDA) 
Pull-Up Widerstände anschließen. Wo soll ich die am sinnvollsten 
platzieren? Gleich nach dem uC, oder bei jedem Dateneingang der EEPROMs 
(hätte dann mehrere Widerstände pro Leitung)?

Danke für eure Hilfe!


mfg
Andy

[Andreas P. (andyp17)]

Keiner eine Idee??

[Andreas K. (a-k)]

Völlig egal.

[Läubi .. (laeubi)]

Na egal ist das aber nicht.
Wenn jeder Baustein seinen 10k Pullup kriegt, dann ist das doch ne 
parrallelschaltung oder nicht?
Macht bei 2 Bausteine am Port = 5k Pullup, bei 4 =2,5 bei 8 1,25 .... 
also irgenwann hat der AVR ganz schön zu tun ;)
Ich würde die einfach beim Master (=AVR) anschließen und gut ist.

[Martin (Gast)]

Hallo Andreas,

ich würde sie bei der CPU einbauen,
dann ist der Widerstand immer vorhanden und gleich groß,
auch wenn mal mehr oder weniger EEPROMS vorhanden sind.

Ich entwickle gerade etwas ähnliches, eine Steuerung
mit I2C über eine Backplane.
Bisher keine Probleme, auch bei 400KHz treten keine Reflexionen
auf, weil die Anstiegsgeschwindigkeit der Signale hardwaremäßig
begrenzt ist (schreibt I2C so vor).
Hier kommuniziert ein LPC2148 mit mehreren ATmega16.

Gruß,
Martin

[Andreas K. (a-k)]

Ok, ich hatte zugegebenermassen seinen Post nicht ganz bis zu Ende 
gelesen ;-). Ich meinte einen einzigen Pullup-Widerstand pro Leitung, 
aber völlig egal wohin. Aber auch mehrere sind ok, solange die Belastung 
nicht zu gross wird.

[Michael H* (Gast)]

hopp hopp, ihr profis!
bei jedem eingang macht ja wenig sinn, es sei denn, du machst die 
widerstände entsprechend größer... wäre trotzdem nicht meine erste wahl.
da es sich bei den widerständen nur um pullups und nicht um längs- oder 
abschlusswiderstände handelt, ist die positionierung ziemlich wurschd.