Teiler 1 zu 2

Ich habe in vhdl einen 1:2 Teiler programmiert.
Dieser funktioniert aber aus einem mir unerfindlichen Grund nicht.
Da dies ein sehr einfaches Programm ist kann ich mir den Fehler nicht 
erklären.
´

##########################################################

-- Teiler1to2.vhd

Library IEEE;

use IEEE.std_logic_1164.all;

entity Teiler is
    port (clock: in std_logic;
          clock2: inout std_logic:='0');
end Teiler;

architecture prog of Teiler is
begin
    process (clock) begin

        if (clock'event and clock= '1') then
      clock2 <= not clock2;

        end if;

   end process;
end prog;

############################################################


Danke im voraus für Hilfe