www.mikrocontroller.net

Forum: FPGA, VHDL & Co. [ISE 10.1] ConstraintSystem:59 Error


Autor: nima (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,
ich habe in meinem UCF File Nets und in der dazugehörigen Entity Signale 
auskommentiert. Ich verwende diese Signale im kompletten Design nicht 
mehr.
Trotzdem bekomme ich beim Translate folgenden Fehler:

ERROR:ConstraintSystem:59 - Constraint <NET "SECU1_OUT" S>: NET 
"SECU1_OUT" not
   found.  Please verify that:
   1. The specified design element actually exists in the original 
design.
   2. The specified object is spelled correctly in the constraint source 
file.

Ich meine beim ISE 9.1 war es noch möglich die Signale und Nets einfach 
aus zu kommentieren. Warum geht es so aber nicht mehr beim ISE 10.1?
Ein Cleanup Projectfiles habe ich auch schon versucht.

Vielen Dank & Gruß
nima

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.