Forum: FPGA, VHDL & Co. Signalvektor zusammenbauen


von Lösung (Gast)


Lesenswert?

Hallo,

ich muss in einem Projekt einen Signalvektor variabler Länge 
"zusammenbauen".
Die Teilsignale und die jeweiligen Größen bekommen ich als std_logic 
bzw. -vector.
Ich habe mir das so überlegt, den Ausgangssignalvektor so groß zu 
machen, wie die kumulierte Größe aller Eingänge.
Dann wandele ich die jeweiligen Größen mit CONV_INTEGER um, damit ich 
sie als Indizes für den Ausgangsvektor benutzen kann.
Ist diese Vorgehensweise soweit ok?

von Jan M. (mueschel)


Lesenswert?

Für was brauchst du diesen Vektor? Die Umsetzung in Hardware lässt sich 
hier sicher nicht optimieren, wahrscheinlich ist der Resourcenverbrauch 
in jedem Fall nahe 0. Die Schriebweise im Code könnte man aber sicher 
vereinfachen, je nach Anwendung.

von Lösung (Gast)


Lesenswert?

Na dieser Vektor soll dann seriell rausgeschickt werden und besteht aus 
mehreren Elementen.
Ich habs jetzt soweit aufgebaut und die Synthese meckert erstmal nicht. 
;)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.