Signalvektor zusammenbauen

Gast #852181
Hallo,

ich muss in einem Projekt einen Signalvektor variabler Länge 
"zusammenbauen".
Die Teilsignale und die jeweiligen Größen bekommen ich als std_logic 
bzw. -vector.
Ich habe mir das so überlegt, den Ausgangssignalvektor so groß zu 
machen, wie die kumulierte Größe aller Eingänge.
Dann wandele ich die jeweiligen Größen mit CONV_INTEGER um, damit ich 
sie als Indizes für den Ausgangsvektor benutzen kann.
Ist diese Vorgehensweise soweit ok?
Für was brauchst du diesen Vektor? Die Umsetzung in Hardware lässt sich 
hier sicher nicht optimieren, wahrscheinlich ist der Resourcenverbrauch 
in jedem Fall nahe 0. Die Schriebweise im Code könnte man aber sicher 
vereinfachen, je nach Anwendung.
Gast
Na dieser Vektor soll dann seriell rausgeschickt werden und besteht aus 
mehreren Elementen.
Ich habs jetzt soweit aufgebaut und die Synthese meckert erstmal nicht. 
;)

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 18 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.