Lehrvideos

Wechseln zu: Navigation, Suche

Lehrvideos zu FPGA, VHDL, Verilog und Digital Design

Hier ensteht eine Linkliste von Lehrvideos und Demos, die den Einstieg und Meisterschaft(?) im Design von digitalen Systemen erleichtern sollen. Die Videos sollen zeigen, wie man mit den Tools arbeitet.

Eine kurze Durchsicht bei youtube zeigt auf, dass nur ein kleiner Teil der Videos als Lehrvideo taugt, der Großteil sind Promotion-Videos, die hier nicht gelistet werden.

VHDL and Xilinx Spartan FPGA 1/2

Auf englisch kommentierte Demo die zeigt, wie man zu einem zugehörigen Blockbild den VHDL-Code schreibt und diesen synthetisiert. Gezeigt werden die Xilinxtools ISE, RTL-View, Core Generator.

Einstieg mit Altera DE1 Board

  • FPGA Tutorial 1. Blinking LEDs on DE1 Altera Board

"FPGA Tutorial 1. Blinking LEDs on DE1 Altera Board"

  • FPGA Tutorial 2. Functions and procedures in VHDL on DE1 Altera Board

"FPGA Tutorial 2. Functions and procedures in VHDL on DE1 Altera Board"

  • FPGA Tutorial 3. UART in VHDL on Altera DE1 Board

"FPGA Tutorial 3. UART in VHDL on Altera DE1 Board"

  • FPGA Tutorial 4: VGA interface in VHDL on DE1 Altera Board

"FPGA Tutorial 4: VGA interface in VHDL on DE1 Altera Board."

Introductory tutorial on Verilog

Erklärt werden die Beschreibungsformen (gatter, Verhalten, Prozeduraler Ansatz) und die Grundelemente register,wire,module.

How to Setup Simulation in ModelSim

Dieser Englischsprachiger Screencast erklärt vornehmlich die GUI-basierte Bedienung des modelsim-Simulators, auf die script-steuerung wird kurz hingewiesen. Erklärt werden compile, compile-Order, Filestruktur, Fenstergruppierung. Leider wird kaum auf die Bedienung des wave-Fensters eingegangen.

Statische Timing-Analyse

Über zwei Stunden feinstes Indian English von Hold/Set-time zu clock-constrainst, false pathes und SDF. Hochschulvortrag mit handgezeichnetet Folien.

Timing constraints - Xilinx

Offizielles Xilinx-Lehrmodul zu timing-constraints als PowerPoint-Vortrag. Das Video folgt der klassichen Lehrmethodik: Präsentation neues Wissens and anschliessende Vertiefung durch Beispiele und Frage/Antwort Da die Basics der Timing-Constraints (kritischer Pfad, jitter, ...) für alle FPGA-Familien gleich sind, lohnt sich mindestens das erste Kapitel auch für Nutzer von Altera, Actel und andere.

Programming/Bitstream download with Xilinx Impact

Dieser Screencast zeigt die Klicks und Eingaben um ein Board (FPGA,PROMS) mit JTAG-Schnittstelle über das Impact-tool der Xilinx-ISE zu programmieren. Perfekt lesbar an einem 1080 Monitor.

How to use KCPSM3 in VHDL FPGA based project

Der KCPSM3 ist der Vorläufer der 8-Bit Soft-CPU Picoblaze von Xilinx. Das unkommentierte, aber mit Musik unterlegte Video zeigt wie im ISE Editor der VHDL-Code (Component-Instanziierung) hierfür erstellt wird. Einzelne Clicks in der Tooliste sind grafisch hervorgehoben. Der Text ist nicht sonderlich gut lesbar.

Noch ohne abschliessende Bewertung

  • [1] EEJournal Webcasts und Videos zum Thema FPGA and Programmable Logic Design

Vorlesungen Prof.S.Srinivasan , Madras, Indien

bspw.:

Vorlesungsvideo, stark akzentgefärbtes Englisch, erklärt werden die Grundlagen des Digitaldesigns, EDA-Tools werden vorgestellt.

Nicht empfohlen