sollte die zu messende Schaltung nicht allzusehr belasten. Bei meiner 40MHz Version verwende ich 74AHC245 als Eingangsbuffer. Am Anfang hatte ich eind 10 adriges 30cm Flachbandkabel dran, und hatte extremes übersprechen. Die nächste Version hatte ein 16 poliges Kabel mit je einer Masse zwischen 2
DAC, 1 Spg.regler ggf., 1 Port-IC (USB kann den LA mit versorgen), 4 Quad-Comperatoren oder 2x 74AHC245 oder 3x 74ACT14, 1 Quarzoszillator um bei den aktiven zu bleiben?? Imo hat man mit wenigen BE das Maximum erreicht (PCB ist eine andere Sache). Würdest Du sagen, SMD ist scheisse zu löten
2GB-SD-Karten 2. Wäre eine Pegelwandlung zwischen AVR zu SD-Karte und/oder den Flash-Chips z.B. mit 74AHC125 nicht sicherer? Vielen Dank im Voraus Gruß Günter
microPC" auf Propellerbasis gebaut. Der SPI-Bus für die SD-Karte und/oder AT45DB081-Karte ist mit einem 74AHC125 als Pegelanpasser/Buffer versehen. Auf der Front befinden sich die Keyboardbuchse, der SD-Slot und ein 4fach Mäuseklavier für die Jumper J1, J2 und J3 und für die Brücke von Port D3 nach C7. Somit
übereinstimmen. Wenn der TXD-Pin die gut 5 mA Strom nicht verträgt, muss das Signal durch einen Puffer (z.B. 74AHC1G07 oder -125) zwischen TXD und R1 verstärkt werden. Empfänger. Der Empfänger muss den Strom, der zwischen Pins 4 und 5 fließt, auswerten. Zur Vermeidung eine Masseschleife darf Pin 2 nicht direkt
funktionieren. EDIT: Ich habe den USBtinyISP mit dem USBASP verwechselt. Der USBtinyISP hat ja einen 74AHC125 als Eingangsinterface. Versuch: Klappt es denn, wenn der Jumper für OUTPWR entfernt wird? Gruß, Bernd
... Nachtrag: Auch mit dem 74AHC125 könnte es eng werden, denn der Ausgang liefert bei 3 V VCC bestenfalls 3 V, eher etwas weniger. Das Eingangsinterface vom ATmega braucht 0,6*VCC, bei 5V also mindestens 3V um High zu erkennen.
driver consisting of a resistor-equipped NPN transistor with two diodes on one chip in an SOT457 (SC-74; TSOP6) plastic package. Table 1. Product overview Type number Package Nexperia JEITA NCR320U SOT457 SC-74; TSOP6 NCR321U SOT457 SC-74; TSOP6 1.2. Features and benefits • Stabilized output current of
= 2.7 to 4.5V Signal Symbol Parameter Unit Condition min max min max EXT φ0 tC Clock period 100 — 125 — ns t VCE HIGH-level pulse- tC– 50 — tC – 50 — ns width VCE VCE LOW-level pulse- CE 2C – 30 — 2tC– 30 — ns width tYW Write cycle time 3tC — 3tC — ns tAHC Address hold time from 2t – 30 — 2tC– 40 —
= 2.7 to 4.5V Signal Symbol Parameter Unit Condition min max min max EXT φ0 tC Clock period 100 — 125 — ns t VCE HIGH-level pulse- tC– 50 — tC – 50 — ns width VCE VCE LOW-level pulse- CE 2C – 30 — 2tC– 30 — ns width tYW Write cycle time 3tC — 3tC — ns tAHC Address hold time from 2t – 30 — 2tC– 40 —
= 2.7 to 4.5V Signal Symbol Parameter Unit Condition min max min max EXT φ0 tC Clock period 100 — 125 — ns t VCE HIGH-level pulse- tC– 50 — tC – 50 — ns width VCE VCE LOW-level pulse- CE 2C – 30 — 2tC– 30 — ns width tYW Write cycle time 3tC — 3tC — ns tAHC Address hold time from 2t – 30 — 2tC– 40 —
an und das Überschwingen hat jetzt genau dieselbe Höhe wie beim Agilent. Pulsgenerator war ein 74AHC14-Oszillator mit 2 parallelen nachgeschalteten Gattern und der über 10mm Drähte direkt in die BNC-Frontbuchsen gesteckt, also keine Kabel verwendet.
weil ich auf dem schon Pulse mit <990ps Anstiegszeit (Aussage des Oszi) gesehen habe. Daher wird der 74AHC14-Generator wohl nicht viel schneller als mit 1,7ns ansteigen.
3 INT#H 6 3 [6,32] PWROK 3 RTC_RST# AA12 X X D14 SCS751(R) ATF_INT# [3,28] t PREQ#1 5 4 INT#D 5 4 74AHC1G08(SC-88A) [19] RTC_RST# RTCRST# T T C AC12 PWROK_ICH R R N PWROK i 8P4R_8.2K 8P4R_8.2K SPDG ICH5 1 1 1 R204 10K(R) c VCC5S A A A VDD3 PDD[0..15] BGA11C [22] PDD[0..15] D PDD15 AB17 PDD15 SDD15 AA23
AVRs 100MHz eher eine untere Schrank sind, wenn man z.B. Rechtecksignale aus einem AVR oder z.B. 74AHC qualitativ beurteilen können will. Richtig? Mein Budget liegt irgendwo in der Größenordnung 1.500,- EUR. Was ich gerne hätte, wäre ein Oszi mit großen Speicher um lange Signale zu capturen
Rigol DS1102CD: Übersprechen: ------------- Quelle ist 33MHz Signal aus 74AC00, auf 1V/div, angezeigt 6,3Vpp. Anderer Kanal 20mV/div. Average 128x. Ohne Tastkopf zeigt der offene Kanal +/- ein Bildpunkt ohne Zusammenhang mit dem anderen Kanal. Dazu siehe unten. Mit Tastkopf
wenn du "europäische" typen, zb bc550 kaufst, kommen die evtl ja auch aus mexiko... wenn du zb 74ahc595 von texas kaufst, isses wohl kaum ein rückgabegrund, wenn da malaysia draufsteht...ausser du hast "ursprungsland" usa definiert...
du "europäische" typen, zb bc550 kaufst, kommen die evtl ja auch > aus mexiko... > > wenn du zb 74ahc595 von texas kaufst, isses wohl kaum ein rückgabegrund, > wenn da malaysia draufsteht...ausser du hast "ursprungsland" usa > definiert... hmmm, das sieht Gerd (englische Nachricht von oben, er
3 5 2 S 4 NC V 2 G B 1 1 OUT 1 PU10_OUT 5 PU11A 2 PR351 1 _ 1 C 1 2N7002DW-7-F SC70_CD 5 CD G 1 S 74AHC3G14DC 4 100K_J _ PR352 P _ 4 74AHC3G14DC 4 74AHC3G14DC 2 4 2N7002DW-7-F 0402 V 470K_J 0 3 2 2 8 1 0402 2 _ PC328 SC70 PR195 E 3 C U 0 2 5 U 0.01U_16V_K_B R3112N251A-TR-FA 100K_F P P P . 0 X 1 1 0402
Manual SPECIFICATIONS 6.3.3. Display memory read timing EXTΦ0 C t t t W CE W VCE CYR VA0 to VA15 ASC tAHC RCH VR/W tRCS CEA CE3 t tOH2 ACV VD0 to VD7 Ta = –20 to 75°C V DD = 4.5 to 5.5V DD = 2.7 to 4.5V Signal Symbol Parameter Unit Condition min max min max EXT φ0 tC Clock period 100 — 125 — ns tW VCE HIGH-level
Manual SPECIFICATIONS 6.3.3. Display memory read timing EXTΦ0 C t t t W CE W VCE t CYR VA0 to VA15 tASC AHC tRCH VR/W RCS tCEA CE3 t tACV OH2 VD0 to VD7 Ta = –20 to 75°C VDD = 4.5 to 5.5V VDD = 2.7 to 4.5V Signal Symbol Parameter Unit Condition Min. Max. Min. Max. EXT φ0 C Clock period 100 — 125 — ns VCE
Manual SPECIFICATIONS 6.3.3. Display memory read timing EXTΦ0 C t t t W CE W VCE t CYR VA0 to VA15 tASC AHC tRCH VR/W RCS tCEA CE3 t tACV OH2 VD0 to VD7 Ta = –20 to 75°C VDD = 4.5 to 5.5V VDD = 2.7 to 4.5V Signal Symbol Parameter Unit Condition Min. Max. Min. Max. EXT φ0 C Clock period 100 — 125 — ns VCE
IGPU_PWM_SELECT# R367 U 100K_0402_5% 17 DGPU_PWMSEL# R361 0_0402_5% A Y 100K_0402_5% 1 2 G U22 2 UMA@ SG@ 2 3 74AHC1G14GW_SOT3535 5 1 P E UMA ONLY@ 16 DPST_PWM 2 A OY 4 DPST_PWM_1 1 2 INVTPWM G R358 0_0402_5% U24 Reserved for UMA Only C 3 UMA@ C 74AHCT1G125GW_SOT353-5 DIS ONLY@ INVT_PWM 36 INVT_PWM R356 0_0402_
conversion period and carried into Mutliple ADS1210/11s. the start of the next conversion period. 1/2 74AHC74 Asynchronous DSYNC D Q Strobe CLK Q 1/6 74AHC04 C1 12pF DSYNC SDOUT DSYNC SDOUT DSYNC SDOUT XIN SDIO XIN SDIO XIN SDIO XTAL X SCLK X SCLK X SCLK OUT OUT OUT C2 DGND DV DD DGND DVDD DGND DVDD DGND
2 C 39 Tube horizontal mounling. VHF COMMUNICATIONS 11 (1979), Edition 1,pages 27·33 Metall case' 74 x 74 x 30 mrn Base and collector voltage supply: As in the case 3) J.Dahms, DC0DA 01driver DF5QZ 004. InterdigilaConvene rs forthe GHz Amateur Bands VHF COMMUNICATIONS 10. 5.2. Alignment of Ihe Amplifier
@ 4V and 4 MHz @ 2.7V. When operating at conditions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
