). 8.1.1 Features Features of the HCS08 CPU include: • Object code fully upward-compatible with M68HC05 and M68HC08 Families • All registers and memory are mapped to a single 64-Kbyte address space • 16-bit stack pointer (any size stack anywhere in 64-KB CPU address space) • 16-bit index register (H:
.............73 4.3.5 Possible Communication Disturbances..........................................74 5. Technical Data........................................................................................................75 6. Declaration of Conformity...............................................
(darauf fehlen allerdings noch die Stützkondensatoren auf den 7 Schieberegistern (ich verwende die 74HC595N [1]), die ich mit jeweils 100 nF zwischen VCC und GND gesetzt habe). Die 8 Outputpins jedes Schieberegisters sprechen die 8 LEDs einer 7-Segment-LED an (SA56-11QBWA-D [2]. Auch die Reset-Beschaltung
thomas schrieb im Beitrag #2737293: > Laut Datenblatt liegt die Stromaufnahme für die 74hc595n bei 0A > Ausgangsstrom irgendwo zwischen 80uA und 160uA. Im worst case, und der gilt bei 125°C weils mit steigender Temperatur krass schlimmer wird. Im typischen Betriebsfall bei normaler Temperatur
dem Xmega ist allerdings etwas tricki. Um das SRAM zu adressieren sind zwei Stück 8-BIT D-LATCH Typ 74HC573 für die Bereitstellung der höheren Adressleitungen von A8-A18 notwendig. Zusätzlich ist für die vollen 16Bit Nutzung des SRAMs eine freie Adressleitungen (zB A19) notwendig, die auf den "LB" Anschluss
Hallöchen.. Die drei LFO-Led's auf dem Front Panel werden jetzt über ein Schieberegister 74HC595 im PWM-Mode angesteuert und verändern ihre Helligkeit je nach eingestellter Wellenform und Amplitude. LFO-Leds am Degnerator: https://www.youtube.com/watch?v=bMUaGmoW2oY&feature=youtu.be
shown in Register 7-2. REGISTER 7-2: PCON: POWER CONTROL REGISTER R/W/HS-0/q R/W/HS-0/q U-0 U-0 R/W/HC-1/q R/W/HC-1/q R/W/HC-q/u R/W/HC-q/u STKOVF STKUNF — — RMCLR RI POR BOR bit 7 bit 0 Legend: HC = Bit is cleared by hardware HS = Bit is set by hardware R = Readable bit W = Writable bit U = Unimplemented
shown in Register 7-2. REGISTER 7-2: PCON: POWER CONTROL REGISTER R/W/HS-0/q R/W/HS-0/q U-0 U-0 R/W/HC-1/q R/W/HC-1/q R/W/HC-q/u R/W/HC-q/u STKOVF STKUNF — — RMCLR RI POR BOR bit 7 bit 0 Legend: HC = Bit is cleared by hardware HS = Bit is set by hardware R = Readable bit W = Writable bit U = Unimplemented
shown in Register 7-2. REGISTER 7-2: PCON: POWER CONTROL REGISTER R/W/HS-0/q R/W/HS-0/q U-0 U-0 R/W/HC-1/q R/W/HC-1/q R/W/HC-q/u R/W/HC-q/u STKOVF STKUNF — — RMCLR RI POR BOR bit 7 bit 0 Legend: HC = Bit is cleared by hardware HS = Bit is set by hardware R = Readable bit W = Writable bit U = Unimplemented
shown in Register 7-2. REGISTER 7-2: PCON: POWER CONTROL REGISTER R/W/HS-0/q R/W/HS-0/q U-0 U-0 R/W/HC-1/q R/W/HC-1/q R/W/HC-q/u R/W/HC-q/u STKOVF STKUNF — — RMCLR RI POR BOR bit 7 bit 0 Legend: HC = Bit is cleared by hardware HS = Bit is set by hardware R = Readable bit W = Writable bit U = Unimplemented
moin !! am bcd ausgang der 193er 3stk. 74154 ran . sind 2^12 erreicht dann sind alle drei "15" ausgänge der 154er auf h pegel. die logisch und verknüpfen und damit die vor / rückwärts logic ansteuern. mit 3stk. 4bit komperatoren
er den Überlauf zwar erzeugt, aber nicht überläuft. Aber mit Zählern mit Takt-/Richtungseingang (74HC191) wird die Schaltung viel einfacher. Peter
shown in Register 7-2. REGISTER 7-2: PCON: POWER CONTROL REGISTER R/W/HS-0/q R/W/HS-0/q U-0 U-0 R/W/HC-1/q R/W/HC-1/q R/W/HC-q/u R/W/HC-q/u STKOVF STKUNF — — RMCLR RI POR BOR bit 7 bit 0 Legend: HC = Bit is cleared by hardware HS = Bit is set by hardware R = Readable bit W = Writable bit U = Unimplemented
Und > wenn DC-Ground Bounce ein Thema ist, könnte man einen externen Treiber > verwenden, wie den 74HC4094 oder 74HC574. Der 74HC4094 ist ein Schieberegister. Damit wäre der Geschwindigkeitsvorteil gegenüber integrierten Komplettlösungen mit einem seriellen Protokoll futsch. Ich habe noch jede Menge
mit rubidium clock und PO74G14A oder mit dem SiLabs Si570 (ich mag dem am besten).
Edit: Thomas, womit hast du die Werkskalibrierung gemacht? > > Entweder mit rubidium clock und PO74G14A oder mit > dem SiLabs Si570 (ich mag dem am besten). Thomas hättest du vielleicht einen Plan wie du den PO74G14A als Impulsformer beschaltet hast? Danke Max
HcCommandStatus 0x5000 C008 R/W This register is used to receive the commands from th0x0 Host Controller Driver (HCD). It also indicates the status of the HC. HcInterruptStatus 0x5000 C00C R/W Indicates
selbst schon einiges rausgefunden. >V4066D (CMOS-Schalter) habe ich noch vorrätig Falls das ein 74LV4066 ist, hat er vermutlich ähnliche Daten wie der 74HC4066. >wenn man den LO auf "40m" laufen läßt >und nur den Eingangskreis auf 20m umschaltet Das geht so nicht. Du mußt den Vorkreis und den
MW-Einstrahlung abzublocken. >>V4066D (CMOS-Schalter) habe ich noch vorrätig > Falls das ein 74LV4066 ist, hat er vermutlich ähnliche Daten wie der > 74HC4066. Auf den ICs steht leider nur V4066. Schalte damit hin und wieder Signalleitungen in NF-Verstärkern. Jetzt kommt aber ohnehin der 602
> 100Mhz...CMOS oder TTL Ja, schau mal Farnell:...74HC393D etc.
Da sollte es schon ein Synchroner Zähler sein, also die genannten 74xx160..163 oder 74xx190..193, davon zwei Stück synchron zusammengeschaltet. Wie das geht steht im Datenblatt. Sonst schaltet das RAM beim Zählen zwischendurch auf irgendwelche Adressen um, da ein einfacher
be used. Gain configuration resistors are readily toggled in and out using low-cost switches from 74HC-series logic, as shown in Figure 4. The gain stage shown has a fast switching time and allows high AC gain but a low DC gain. Figure 4. Inverting Amplifier with Variable Gain Uses Bilateral Switches (74HC4066). C1 R11 R12 R13 R2 RS VCC I/O0 R4 C2 I/O1 R3 Calculating the Gain The gain of the inverting amplifier is as follows: Equation 7. Gain Of Inverting Amplifier. R2 A = − R1 Here R1 consists of the
und das hellgrüne C4 zeigen die Gnd-Level von C1 und C4 an, im Klartext auch -22.00 V ofst bzw. -193.0 mV. (0 V ist wiederum die y-Mitte des Y-Bereiches). Der hellgrüne links-Pfeil rechts vom oberen Pane ist der Triggerlevel (hier 100.0mV über C4-Gnd). Der hellgetastete Bereich der oberen Darstellung
nicht das Wiki. Das gleiche habe ich bei einem anderen Sourceforge-Projekt von mir gemacht (OpenHC, da mache ich derzeit nichts), und gewissermaßen als Vorab-Test für uns das Update-Knöpfchen gedrückt. Damit ist das beantragt, wird irgendwann ausgeführt, man bekommt Nachricht. Keine Ahnung ob das
So ein Ding nennt man Prioritsencoder, gibt's aber nicht in CD40xx CMOS sondern wohl nur als 74xx147, z.B. http://www.nxp.com/documents/data_sheet/74HC_HCT147_CNV.pdf
Kaskade Funktion Erweiter'modul 1 6020 Keine Kein Multifunktional Keine Heizkreis 1 nicht vorhanden 74 System-Handbuch ISR-Plus Version 01.09 Parameter BSW BLW BCA ZR 1/2 Kessel L,TE, SOB Drehstrom E21, nicht vorhanden nicht vorhanden nicht vorhanden nicht vorhanden E22, E23 Heizkreis 1 nicht vorhanden
nicht? Sonst hätte ich von Anfang an Relais genommen. Zu den Bedenken von Ralf: Atmega16, 5x 74hc238 (oder ähnliches), 22 Transistoren, 11 Relais. wird hart, aber auf ne große Platine passt das drauf.
verbasteln) mc t3 schrieb im Beitrag #2267954: > Zu den Bedenken von Ralf: > > Atmega16, 5x 74hc238 (oder ähnliches), 22 Transistoren, 11 Relais. Wenn 11 Relais = 11 Antriebe, dann mal den 3043 ins Auge fassen! Es brauchen ja nicht nur diese Ausgänge Strom.
habe mal wieder ein Problem...... ....ich möchte mir gerne mit Hilfe von 2 4-Bit Binärzählern (74HC193) und einem Zählerbaustein (NE555) eine sogenannte Eieruhr selber erstellen. Was passiert mit meinem Zähler, wenn er auf 0 zurückgezählt hat? Zählt er dann wieder von vorne, also von 16/bzw.15
mo˜liche Ursa- che liegt in einer u˜gunstigen Platzierung des Regelsensors, der nicht direkt an den 74 Auswertung Abbildung 5.9: Messung vom 27.02.2007. Der eingebaute phaselockedloop verminderte das Rauschen uber ei˜en gro…en Fre- quenzbereich. (graue Kurve vgl. Abbildung 5.7) Heizelementen anlag. In
wirklich willst: Anzeigen mit Decoder 74141 (ebay der russische Typ ist bezahlbar). Zähler mit 74HC(T)193, einige Standardgatter für das Rücksetzen der Zähler bei Zählerstand 6 und 10 sowie 24 der Stundenzähler. Quarzoszillator entweder 32,768kHz Uhrenquarz und Binärteiler auf 1 Sekunde oder eben
Funkschau 19, 13.Sept.1974, ab Seite 727 bis 730. Da gehts nur mit TTL 74xxx.
Hi Jochen, Dem einen Scan entnehme ich, das du einen HC12DG60(A) verwendest, also ist die SPI-Schnittstelle an PortS. Was du in jedem Fall (genau so) miteinander verbinden musst: HC12 AD5781 -------------- SCK SCLK MISO SDO MOSI SDIN
Hallo Jochen, 8Mhz hat der HC12? Dann haben wir seine Grenze erreicht. Ich stelle mal ein par Behauptungen auf: der HC12 braucht 2 Taktzyklen / Befehl (das erscheint mir optimistisch) damit kann der HC12 effektiv nur 4 Mhz
67 A 002E SCSR EQU $2E 68 A 002F SCDR EQU $2F 69 A 003B PPROG EQU $3B 70 A 003C HPRIO EQU $3C 14 M68HC11 EEPROM Programming from a Personal Computer MOTOROLA AN1010/D Emulator Address Decoding 71 A 103F CONFIG EQU $103F 72 A * 73 A * Variables. Note: They overwrite initialisation code!!!! 74 A 0000 ORG
Notethatbusbuffersarerequiredifthebusisheavily × 8 static RAM and the SED1330F/1335F/1336F. loaded. VA0 to VA12 A0 to A12 HC138 A to VA13 to VA15 Y CE1 VCE C V DD CE2 SED1335F/ 6264 SRAM 1336F OE VR/W R/W I/O1 to I/O8 I/O1 to I/O8 Figure 74. Static RAM interface 8.2.2 Supply Current during Display Memory Access The 24 address
shown in Register 7-2. REGISTER 7-2: PCON: POWER CONTROL REGISTER R/W/HS-0/q R/W/HS-0/q U-0 U-0 R/W/HC-1/q R/W/HC-1/q R/W/HC-q/u R/W/HC-q/u STKOVF STKUNF — — RMCLR RI POR BOR bit 7 bit 0 Legend: HC = Bit is cleared by hardware HS = Bit is set by hardware R = Readable bit W = Writable bit U = Unimplemented
cd4511 mit 74HC190 /191 /192 /193 je nach wunsch oder nur vorwärts: cd4026 oder 74143 (vorwärts) http://www.mikrocontroller.net/topic/175040#new gibt tausende... T.
PROPAGATION DELAYS: ORDER CODES PLH ≅ PHL ■ WIDE OPERATING VOLTAGE RANGE: PACKAGE TUBE T & R DIP M74HC595B1R VCC (OPR) = 2V to 6V ■ PIN AND FUNCTION COMPATIBLE WITH SOP M74HC595M1R M74HC595RM13TR 74 SERIES 595 TSSOP M74HC595TTR DESCRIPTION The shift register has a direct-overriding clear, The M74HC595
A also serves the functions of various special features of the AT90CAN32/64/128 as listed on page 74. 1.6.4 Port B (PB7..PB0) Port B is an 8-bit bi-directional I/O port with internal pull-up resistors (selected for each bit). The Port B output buffers have symmetrical drive characteristics with both
4V and 4 MHz @ 2.7V. When operating at condi- tions above these frequencies, the typical old style 74HC series latch becomes inadequate. The External Memory Interface is designed in compliance to the 74AHC series latch. However, most latches can be used as long they comply with the main timing parameters
das Timig des externen Interfaces so anschaue müsste das ganze doch theoretisch funktionieren. Der 74HC193(zwei für 8Bit) zählt bei positiver Flanke. Wird ALE gesetzt(bei ATMEGA8515 High) so zählt der Zähler.Und das nächste mal erst wieder bei der nächsten High Flanke. Wenn ich mir das Ganze so vorstelle
und Gateway, möglicherweise sogar auf Basis unterschiedlicher Mikrocontrollertypen (PIC, AVR, MC68HC***, etc.) schwebt mir z.Zt. so vor. Allerdings hat's keinen Sinn, wenn sich niemand dafür interessiert... Das Konzept soll einerseits leicht verständlich, andererseits aber auch flexibel sein. Vor
Hc Zimmerer schrieb im Beitrag #1852749: > Annehmen darfst Du alles; ausgeschlossen ist es ja nicht. > Veröffentlichen wird es nur ein C-Programmierer, der eher nicht nur bei > AVRs Anfänger ist. Das
