8FFh 97Fh 9FFh A7Fh AFFh B7Fh BFFh l g y Legend: = Unimplemented data memory locations, read as ‘0’. c . 2 TABLE 3-6: PIC12F/LF1822/16F/LF1823 MEMORY MAP, BANKS 24-31 1 BANK 24 BANK 25 BANK 26 BANK 27 BANK 28 BANK 29 BANK 30 BANK 31 0 i C00h INDF0 C80h INDF0 D00h INDF0 D80h INDF0 E00h INDF0 E80h INDF0 F00h INDF0 F80h INDF0 o C01h INDF1 C81h INDF1 D01h INDF1 D81h INDF1 E01h INDF1 E81h INDF1 F01h INDF1 F81h INDF1 c C02h PCL C82h PCL D02h PCL D82h PCL E02h PCL E82h PCL F02h PCL F82h PCL p T C03h STATUS C83h STATUS
8FFh 97Fh 9FFh A7Fh AFFh B7Fh BFFh l g y Legend: = Unimplemented data memory locations, read as ‘0’. c . 2 TABLE 3-6: PIC12F/LF1822/16F/LF1823 MEMORY MAP, BANKS 24-31 1 BANK 24 BANK 25 BANK 26 BANK 27 BANK 28 BANK 29 BANK 30 BANK 31 0 i C00h INDF0 C80h INDF0 D00h INDF0 D80h INDF0 E00h INDF0 E80h INDF0 F00h INDF0 F80h INDF0 o C01h INDF1 C81h INDF1 D01h INDF1 D81h INDF1 E01h INDF1 E81h INDF1 F01h INDF1 F81h INDF1 c C02h PCL C82h PCL D02h PCL D82h PCL E02h PCL E82h PCL F02h PCL F82h PCL p T C03h STATUS C83h STATUS
8FFh 97Fh 9FFh A7Fh AFFh B7Fh BFFh l g y Legend: = Unimplemented data memory locations, read as ‘0’. c . 2 TABLE 3-6: PIC12F/LF1822/16F/LF1823 MEMORY MAP, BANKS 24-31 1 BANK 24 BANK 25 BANK 26 BANK 27 BANK 28 BANK 29 BANK 30 BANK 31 0 i C00h INDF0 C80h INDF0 D00h INDF0 D80h INDF0 E00h INDF0 E80h INDF0 F00h INDF0 F80h INDF0 o C01h INDF1 C81h INDF1 D01h INDF1 D81h INDF1 E01h INDF1 E81h INDF1 F01h INDF1 F81h INDF1 c C02h PCL C82h PCL D02h PCL D82h PCL E02h PCL E82h PCL F02h PCL F82h PCL p T C03h STATUS C83h STATUS
(MHz) 2002 Microchip Technology Inc. DS39564B-page 291 PIC18FXX2 FIGURE 23-7: TYPICAL I DD vs. F OSC OVER V DD (LP MODE) 100 Typical: statistical mean @ 25°C 90 Maximum: mean + 3 σ (-40°C to 125°C) Minimum: mean – 3σ (-40°C to 125°C) 80 5.5V
is the OPA653 Mod. The part numbering is the same as in the Low Budget Mod. You have to desolder C12, R22, R21, Ra, U3 (optional, but recommended). Following Parts have to be exchanged with new values: R13 = 390 KOhm R14 = 100 Ohm R31/R32 = 24.9 Ohm OPA656 -> OPA653 Regards Hayo
already with low budget mod inside and latest firmware. I understand that need to change (R13) to 390 kohm, R14 to 100 ohm & remove Ra and R21, R22, C12 and U3. I don't understand the effects of this OPA653 upgrade on the external trigger. (I have original external trigger circuit)
8FFh 97Fh 9FFh A7Fh AFFh B7Fh BFFh l g y Legend: = Unimplemented data memory locations, read as ‘0’. c . 2 TABLE 3-6: PIC12F/LF1822/16F/LF1823 MEMORY MAP, BANKS 24-31 1 BANK 24 BANK 25 BANK 26 BANK 27 BANK 28 BANK 29 BANK 30 BANK 31 0 i C00h INDF0 C80h INDF0 D00h INDF0 D80h INDF0 E00h INDF0 E80h INDF0 F00h INDF0 F80h INDF0 o C01h INDF1 C81h INDF1 D01h INDF1 D81h INDF1 E01h INDF1 E81h INDF1 F01h INDF1 F81h INDF1 c C02h PCL C82h PCL D02h PCL D82h PCL E02h PCL E82h PCL F02h PCL F82h PCL p T C03h STATUS C83h STATUS
8FFh 97Fh 9FFh A7Fh AFFh B7Fh BFFh l g y Legend: = Unimplemented data memory locations, read as ‘0’. c . 2 TABLE 3-6: PIC12F/LF1822/16F/LF1823 MEMORY MAP, BANKS 24-31 1 BANK 24 BANK 25 BANK 26 BANK 27 BANK 28 BANK 29 BANK 30 BANK 31 0 i C00h INDF0 C80h INDF0 D00h INDF0 D80h INDF0 E00h INDF0 E80h INDF0 F00h INDF0 F80h INDF0 o C01h INDF1 C81h INDF1 D01h INDF1 D81h INDF1 E01h INDF1 E81h INDF1 F01h INDF1 F81h INDF1 c C02h PCL C82h PCL D02h PCL D82h PCL E02h PCL E82h PCL F02h PCL F82h PCL p T C03h STATUS C83h STATUS
abklappern bzw. sehen was die Bezugsquelle bietet. >Oder ist es eher sinnvoll den Aufbau mit einem µC zu realisieren? Bei einer simplen 1kW PFC gibts keinen Grund für µC (wobei ein einfacher µC die Regelung nicht schaft). Ein dsPIC kann billiger sein, und ist viel felixbler wenn die PFC mehr können
>wenn der dsPIC ein bisschen mehr kostet, kostet nicht mehr, eher weniger. Aber mann muss in programmieren und den Entwickler bezahlen. >Welcher Aufwand ist es, bzw. welches Wissen ist nötig um in >einem dsPIC
in mV gebraucht werden. Diese Zeile ist zwar syntaktisch korrekt, aber nicht sehr leserlich: [c] if(j!=0)adcx += ADCW; [/c] Besser ist: (meine bevorzugte Version) [c] if (j != 0) { adcx += ADCW; } [/c] Oder: [c] if (j != 0) adcx += ADCW; [/c]
ATmega es wichtig ist die Abblock-Kondensatoren so dicht wie nur irgendwie moeglich an die Pins des µC zu legen. Aber ich wollte es nicht so recht glauben, das diese art von Prozessor so ein "sensibelchen" ist. Vor einigen Jahren hab ich mit Z80 hantiert. Da war (oder ich hab davon nix mitbekommen
---------- For data rates higher than 100 kbps, Register 58h should be changed from its default of 80h to C0h. Non-optimal modulation and increased eye closure will result if this setting is not made for data rates higher than 100 kbps. The txdr register is only applicable to TX mode and does not need
25.0 0.0 2 - 1 3 5 7 9 1 3 5 7 9 1 3 5 7 9 1 3 5 6 - 1 1 1 1 1 2 2 2 2 2 3 3 3 3 time(sec) 5620CLCC_DS_020 Table 13 Reflow Conditions Condition Exposure Average ramp-up rate (30°C to 217°C) Less than 3°C per second > 100°C Between 330 - 600 seconds > 150°C At least 210 seconds > 217°C At least 30 seconds (30 ~ 120 seconds) Peak temperature 245°C Cool-down rate (peak to 50°C) Less than 6°C per second Time from 30°C to 245°C No greater than 390 seconds 26 Proprietary to OmniVision Technologies, Inc. Version 1.3, February 15, 2007 O mni ision Package
Hallo, >C2 hab ich jetzt parallel R4 und C3 gemacht. Ich hab folgendes gemeint, R4 und C3 müssen in Serie bleiben. C2 gehört parallel zu dieser Serienschaltung. >Die Widerstände R5/R6 hab ich auch geändert
>mit was für einen wert soll ich es am besten vorladen? 390VDC MFG
) 85 ) 90 )6.5 ( ( 85 ( Y 80 Y I6.0 N 75 VIN12V N 80 VIN12V V =24V I I V IN4V I 75 IN T5.5 I 70 I N F F 70 R E 65 E 65 R5.0 60 C 60 4.5 55 55 50 50 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 4.0 0 0.5 1.0 1.5 2.0 2.5 3.0 3.5 0 0.1 0.2 0.3 0.4
6 V+ = 3.6V A 0.4 V+ = 3.3V A m A A 1.0 M A M T M M T V+ = 3.3V ( E 10 E 0.9 N R R V+ = 2.7V R 0.3 C 8 A C 0.8 U V+ = 2.7V G Y Y K X D 0.7 P 0.2 I 6 A U T 6 S S V+ = 2.25V P 4 0.6 U 9 0.1 O 0.5 V+ = 2.25V 2 6 0.4 0 0 7 -40 -25 -10 5 20 35 50 65 80 95 110 125 -40 -25 -10 5 20 35 50 65 80 95 110 125 0
the inductor. 2 FAIRCHILD SEMICONDUCTOR POWER SEMINAR 2008 2009 The switching period therefore is: 80 tSW = ON + tOFF + tHALF−RES = Vout=385 (4) 70 Vout=400 V OUT 2⋅L ⋅POUT Vout=415 ⋅ 2 +π L ⋅C RES VOUT −V IN) η ⋅V 60 IN,RMS This relationship between switching frequency and input 50 voltage shows the
einmal sicher zu gehen?? Gesehe habe ich derzeit nur solche Angaben wie beim Rainer ... V1.03 2006 10C6 (2DS54L 0022 W2024). Gruß Andreas
we have to play with the back coupling of the OPA656 (R22/C12) as I have done in the LB-Mod. Changing the values can raise or bring down the higher frequency range of the characteristic. In original design the upper range of the amplitude characteristic (80 -
den ersten Trefer: http://www.google.de/#sclient=psy&hl=de&source=hp&q=DC+voltage+200mV-1000V+%C2%B1+%280.5%25+%2B1%29+AC+voltage+200mV-750V+%C2%B1+%280.8%25+%2B3%29+DC+Current+20mA-20A+%C2%B1+%280.8%25+%2B1%29+AC+Current+20mA-20A+%C2%B1+%281%25+%2B3%29+Resistance+200%CE%A9-2000M%CE%A9+%C2%B1+%282.5%
Danke für die ganze Antworten. Habe mir im Ebay nun das Hantek DSO5102B für 390 gekauft. Denke das ich damit glücklich werde. Später gibts noch einen Zeroplus - LAP-C16032 Logic Analyzer http://www.tigal.com/product/1491
> Wenn der Spike zu kurz für das Scope ist, dann ist sowieso kein > Blumentopf zu gewinnen. Rigol DS1000C Angabe: 20ns min für die > Triggereinstellung, drunter wirds bei einem 100MHz Gerät ohnehin > sinnarm. Den im Sinus müsste man mit einem Trigger auf > Anstiegs/Abfallzeit einfangen können,wenn
to its wide acceptance throughout the industry. Absolute Maximum Ratings Parameter Max. Units D @ T C 25°C Continuous Drain CurrenGS @ 10V 110 I @ T = 100°C Continuous Drain Current, @ 10V 80 A D C GS DM Pulsed Drain Current 390 PD@T =C25°C Power Dissipation 200 W Linear Derating Factor 1.3 W/°C VGS
Bei den Simulationen sollte man auch in Betracht ziehen, daß die kleinen Kapazitäten C0G sind, die anderen aber X7R oder gar Z5U, daher also bei HF große Verluste haben. Als Filter-C auf einer Versorgung ist dies sogar von Vorteil, und aus diesem Grund werden nach wie vor Resonenzkreise nicht rein aus verschiedenen C aufgebaut, sondern immer noch aus L und C.
---------- For data rates higher than 100 kbps, Register 58h should be changed from its default of 80h to C0h. Non-optimal modulation and increased eye closure will result if this setting is not made for data rates higher than 100 kbps. The txdr register is only applicable to TX mode and does not need
---------- For data rates higher than 100 kbps, Register 58h should be changed from its default of 80h to C0h. Non-optimal modulation and increased eye closure will result if this setting is not made for data rates higher than 100 kbps. The txdr register is only applicable to TX mode and does not need
Bei Pollin gibt es wieder etwas Neues mit Hack-value: Receiver-Mainboard mit Twin DVB-T Tuner (390 052, 7,95€) http://www.pollin.de/shop/dt/NzQ5OTA2OTk-/Bausaetze_Module/Module/Receiver_Mainboard_mit_Twin_DVB_T_Tuner.html Receiver-Mainboard mit Twin DVB-C Tuner (390 053, 7,95€) http://www.pollin.de
= 0x3ff mem write 0x6f91c11 = 0x200 mem write 0x6f91c40 = 0x3 mem write 0x6f91c80 = 0x3 mem write 0x6f91c81 = 0x103 mem write 0x6f91c82 = 0x103 mem write 0x6f91c83 = 0x2 mem write 0x6f91c84 = 0x2 mem write 0x6f91c85 =
1A D1 C4 470µF 8 1 1N5819 BOOST DC RS 7 2 R2 0.22 IS DE V IN 6 3 390K VCC CF 8V~25V 5 4 RB + C1 FB GND C2 100µF 1000pF RA 3K AIC1563 1K When V >15V, R3 IN Then, R1=1K 2.2M Line Regulation V = 10V~20V @ I =1A
8FFh 97Fh 9FFh A7Fh AFFh B7Fh BFFh l g y Legend: = Unimplemented data memory locations, read as ‘0’. c . 2 TABLE 3-6: PIC12F/LF1822/16F/LF1823 MEMORY MAP, BANKS 24-31 1 BANK 24 BANK 25 BANK 26 BANK 27 BANK 28 BANK 29 BANK 30 BANK 31 0 i C00h INDF0 C80h INDF0 D00h INDF0 D80h INDF0 E00h INDF0 E80h INDF0 F00h INDF0 F80h INDF0 o C01h INDF1 C81h INDF1 D01h INDF1 D81h INDF1 E01h INDF1 E81h INDF1 F01h INDF1 F81h INDF1 c C02h PCL C82h PCL D02h PCL D82h PCL E02h PCL E82h PCL F02h PCL F82h PCL p T C03h STATUS C83h STATUS
390 Euro mühsam zusammengekratzt (z.B. als Schüler oder Student) und dann will der Zoll auf einmal 80 Euro innerhalb von 14Tagen oder er schickt das Paket zurück, dann hat man evtl. ein Problem. Gruß
range ausgabe, warum auch immer): 43 05 00 00 01 01 01 4B die antwort für 125MHz: 43 06 00 80 01 00 00 00 CA die antwort für 100MHz: 43 06 00 80 00 00 00 00 C9 Was wir noch wissen ist die feste anzahl der ADCs, beim zwei kanälen immer je 4ADCs, bei einem kanal immer 8 ADCs von 2ns/div
a a 3 C w c B T t R d r n C tR D e P a C t tA tR R t m 2 t A o T x x C R R e 1 H a n k T S tA t a a C c m B 0 t A o T i C H e d K E S S S E 1 0 M Q L = L K C A A W B A A Q D = , C C R C * 9 D 0 k - B a 0 * B
4 Dual-Mode SET Threshold VSET TH For external feedback 150 80 mV SET Reference Voltage VSET SET = OUT, R L 1kΩ 1.16 1.20 1.24 V SET Input Leakage Current I V = 1.5V or 0V ±0.01 ±10 nA SET SET MAX60_C 0.01 2 OUT Leakage Current IOUT LKG V IN= 11.5V, OUT = 2V, MAX60
A/D-Wandlung, Speicherung auf SD-Karte) übernimmt ein MSP430F1610. Datum/ Uhrzeit kommen von einem DS32C35. Das Gerät hat in den zurückliegenden Jahren schon gute Dienste geleistet. MfG
wohl die Verstärkung einstellen denk ich aber:was machen die beiden OPA's? wie kommen die auf die 2x390kOhm 10kOhm?
This output pin is Shift Clock for the LCD panel. This output pin has multiple functions. FPDRDY O 80 M8 OTLN4 HVDD2 L • Display Enable (DRDY) for TFT panels • LCD backplane bias signal (MOD) for passive LCD panels Hardware Functional Specification S1D13513 Issue Date: 2010/07/28 X78C-A-001-01 Revision
loading, ITO for CIX2 VCInd 83 90 - ％ CIX2 VCHS = 10 Ohm No panel loading; 4x booster; ITO for YP, C , V , V and V = 10 Ohm 84 89.5 - ％ YN CIX2 CI CHS V GH Gate driver High O(2)ut Voltage No panel loading; 5x booster; ITO for YP, 80 88.5 - ％ Booster efficiency CYN V CIX2 VCInd V CHS = 10 Ohm No panel loading; 6x booster; ITO for YP, C , V , V and V = 10 Ohm 72 80 - ％ YN CIX2 CI CHS V GL Gate driver Low Output Voltage - GH -5.1 V V COMH VCOM High Output Voltage - - 5.54 V V COML VCOM Low Output Voltage VCIM+0.5 - - V V COMA VCOM Amplitude
ranging mobile robot using the directional weighting method”. Nfdibuspojdt, Bd. 6, Nr. 1, Seiten: 53–80, Feb. 1996. [57] C.C. Chang und K.-T. Song. “A neural network predictor for mobile robot navi- gation among moving obstacles”. In 2::5 Joufsobujpobm Tznqptjvn po Bsujfidjbm Ofvsbm Ofuxpslt/ JTBOO (:5/
sdcc.sourceforge.net/snap.php. Mit der letzten offiziellen Version: March 22th, 2009: Small Device C Compiler 2.9.0 released, und mit Snapshot Versionen vom Anfang dieses Jahres habe ich keine Probleme. CodeBlocks arbeitet nicht richtig mit den letzten Snapshot Version vom SDCC. -----------
don't know what to do with file 'obj\Release\Can.rel'. file extension unsupported SDCC : mcs51/gbz80/z80/ds390/pic16/pic14/TININative/ds400/hc08 2.9.7 #5996 (Sep 28 2010) (MINGW32) Usage : sdcc [options] filename Options :- General options: (Jetzt kommt eine lange Liste mit allen Optionen
