-
Artikel
CRC
Verfahrens handelt es sich um eine unterschiedliche Länge dieses Generator-Polynoms. Zum Beispiel bedeutet CRC-16, dass das Generator-Polynom vom Grad 16 ist, sprich es hat 17 Bit. CRC-16 ist auch die häufigste Form, es wird aber auch z. B. CRC-8 oder CRC-32 verwendet. Anwendung. Zur praktischen Anwendung dieses
GUIDE TO CRC ERROR DETECTION ALGORITHMS C Source Generator Online Rechner, berechnet CRC16, CRC32 und CRC-CCITT CRC - Der Cyclic Redundancy Code auf www.informatik.uni-frankfurt.de Online CRC mit Verilog und VHDL
-
Artikel
ELV UP2000 Protokoll
Nachrichten (FrameData) haben folgenden Aufbau: {| border=1 style="text-align:center" FrameData Message CRC-16 MsgType DataByte1 .. DataByteN CRCH CRCL MsgType - Message Type CRCH - CRC-16 high byte CRCL - CRC-16 low byte Je nach Nachrichtentyp sind 0 (Null) bis N Datenbytes möglich. Nachrichtentypen für
angegeben, wird 0 übertragen, für einen Wert 2 erfolgt die Übertragung von 1, usw. Berechnung des CRC. Als CRC kommt ein 16-Bit Cyclic Redundancy Check mit dem Generator-Polynom 0x1021 zur Anwendung. Der CRC wird beginnend mit dem Startkennzeichen der Frames (01 oder 02) über den MsgType und -sofern
-
Artikel
LPC-Mikrocontroller
AD-Wandler und eine Taktfrequenz von max. 72MHz. User Manual der LPC13xx-Familie (PDF) Eckdaten LPC17xx (Cortex-M3). Die LPC17xx-Serie hingegen enthält eine weit größere Peripherie in einem LQFP80/100/144/208 Package. 32..512k Flash, 8..96k SRAM, 6 Timer (mit WD), 6 zusätzliche PWM-Einheiten, teilweise
EEPROM 12 Bit ADC USB Code in ROM USB Bootloader in ROM, programming via copy to mass storage device LPC17xx. Familienübersicht LPC17xx. Bezugsquellen und Preise: LPC1754 mit 128K Flash im LQFP80, der bei Darius für 7€74 (Juli/2011) erhältlich ist,[den LPC1751 (32k/8k) schon für 5€95] und bei Digikey für
-
Artikel
AVR-Bootloader mit Verschlüsselung von Hagen Re
XTAL von 600 bis zu 256000 Baud per USB-RS232 XTEA Verschlüsselung für FLASH/EEPROM Schreiben 16Bit CRC für die komplette Datenübertragung, Senden & Empfangen FLASH schreiben/löschen mit implizitem Verify separates FLASH Verify EEPROM schreiben/lesen, schreiben mit implizitem Verify SRAM schreiben/lesen
wurden einige Watchdog Reset Aufrufe anders plaziert. 15.03.2009 22:52 16.03.2009 00:49 Version 6.0. 17.03.2009 03:36 Updates /Bugfix zur Anpassung an AVR-Studio 4.16
-
Artikel
PIC C-Compilervergleich
for PIC Free Used RAM: 61 Byte (25%) Used ROM: 1879 Words (46%) Built in 203ms Used RAM: 61 Byte (17%) Used ROM: 1879 Words (46%) Built in 281ms Datei zu Groß MikroC for PIC Pro Used RAM: 61 Byte (25%) Used ROM: 1879 Words (46%) Built in 188ms Used RAM: 61 Byte (17%) Used ROM: 1879 Words (46%) Built
544 50 / 410 47 / 376 — Beispiel Controller XC16 Free XC16 Pro (O3) XC16 Pro (Os) — Größen CE312, CRC PIC24FJ128GA010 64 / 405 64 / 430 64 / 392 — Byte RAM / Word Flash CE351, Extended CRC 32 PIC24FJ64GB004 36 / 467 36 / 467 36 / 467 CE369, Complementary PWM PIC24FJ16MC102 0 / 400 0 / 440 0 / 398 CE374
-
Artikel
Powerline mit AVR
wie oft das Paket wiederholt gesendet wurde (wegen ausbleibenden Ack). L: Länge der Payload bis zum CRC-Byte (also mindestens 3) 4 A ID ID ID ID ID ID ID Ack-Flag, Destination ID 5 0 ID ID ID ID ID ID ID Source ID 6 x x x x x x x x Sequenznummer L - 3 Bytes x x x x x x x x Daten L + 4 x x x x x x x x CRC ab Byte 3 Zuerst wird nach dem Header gescannt (bei Manchestercodierung müssen wahrscheinlich vor dem Header noch ein paar Dummy-Daten gesendet werden, damit sich die AGC einstellt) Dann kommt die Länge
-
Artikel
CP/M 2.2 Selbstbaurechner (Z80) mit AVRs für externe Peripherie
Pins angesteuert werden. Deswegen steuert der ATmega32 über hardwareseitigen SPI zwei weitere MCP23S17 Port-Expander an. Da jeder MCP23S17 einen eigenen Adressdekoder hat, können die beiden Port-Expander vom IDE-Port und der eine für den Adressbus der Hauptplatine über den gleichen Chip-Select angesprochen
daraufhin abzielten, das Lesen und Schreiben des SRAMs mittels ATmega32 zu testen (Adressbus via MCP23S17). Daraufhin entstand die Initialisierungsroutine beim Boot-Prozess, die den kompletten 64KB mit einem CRC-Code beschreibt, validert und danach auf 0 zurücksetzt (s. Z80V1.asm/main_ram_init). Danach wurde
-
Artikel
433 MHz Funkübertragung
Antennenanpassung. Antenne. Die einfachste Antenne ist ein Draht der Länge (bei 433 MHz entspricht das 17 cm). Zu beachten ist dabei, dass diese Antenne für eine optimale Wirkung eine leitfähige Grundfläche auf der die Antenne senkrecht steht, mit mindestens Radius benötigt. In der Praxis funktioniert die
BCH-Codes. Um darüber hinaus Fehler zuverlässig erkennen zu können, verwendet man eine Prüfsumme (z. B. CRC). Eine einfache Variante ist, die Übertragung einfach mehrmals zu wiederholen. Durch lange Codes (>100 Bit für ein Datenbit) lassen sich auch mit billigen Funkmodulen große Reichweiten auf Kosten der
-
Artikel
FPGA Konfiguration mit AVR Butterfly
sich mein ATmega auf 15 MHz beschleunigen. Damit ließ sich die Konfigurationszeit auf 25 Sekunden (17 kByte/s) verringern. Schon besser. Damit sich die Zeit für den XMODEM-Transfer ebenfalls verkürzt, wird die Baudrate der seriellen Schnittstelle auf 115200 eingestellt. Der ATmega läuft nur für die Konfiguration
Generation Configuration User Guide AVR Butterfly Application code port to avr-gcc AVR350: Xmodem CRC Receive Utility for AVR XAPP058 Xilinx In-System Programming Using an Embedded Microcontroller
-
Artikel
IRMP
6, pause = 16] 1 38.500ms [bit 14: pulse = 6, pause = 17] 1 39.600ms [bit 15: pulse = 6, pause = 5] 0 41.900ms [bit 16: pulse = 6, pause = 17] 1 43.000ms [bit 17: pulse = 6, pause = 5] 0 44.100ms [bit 18: pulse = 6, pause = 5] 0 45.200ms [bit 19: pulse = 6
= 5, pause = 6] 0 53.100ms [bit 25: pulse = 6, pause = 16] 1 55.400ms [bit 26: pulse = 6, pause = 17] 1 57.600ms [bit 27: pulse = 6, pause = 16] 1 59.900ms [bit 28: pulse = 6, pause = 17] 1 62.100ms [bit 29: pulse = 6, pause = 16] 1 64.400ms [bit 30: pulse = 6, pause = 17] 1 66.700ms [bit 31: pulse
-
Artikel
IRMP - english
otherwise return detect the stop bit, if present in the protocol check data for plausibility, like CRC or other redundancy bits convert data to device address and command detect code repetition by long key press, set corresponding flag Indeed the state machine is even more complex because some protocols
Added port to MBED 2016-01-16: Added several hardware dependent example main source files 2015-11-17: New protocol: PANASONIC (Beamer) 2015-11-17: Port to ESP8266 2015-11-17: Port to Teensy (3.x) 2015-11-10: Added support for STM8 microcontroller 2015-09-20: New protocol: TECHNICS 2015-06-15: New protocol
-
Artikel
P89626
plla_ctrl3 : 0x00000017 PLLA Set Setup memory, testing Reading NAND, Image 0 Hdr len: 0x0001A94C Hdr CRC: 0xF0019DAC OK U-Boot 1.1.2 (Jun 24 2011 - 09:41:57) U-Boot code: 60D00000 -> 60D1A94C BSS: -> 60D1F004 RAM Configuration: Bank #0: 60000000 128 MB SRAM Configuration: 64KB at 0x50000000 NAND:128 MiB
(root@Neo) (gcc version 4.3.2 (crosstool-NG-1.8.0) ) #2 SMP Wed Oct 5 21:54:14 CST 2011 BusyBox v1.17.2 Paketverwaltung. Pakete und Updates der Firmware werden von download.medion.de gezogen. Genauen Link zu Firmware erhält man mit cat /etc/firmware_src_url Pakete werden per ipkg v0.99.163 (/usr/bin/
-
Artikel
Heizungssteuerung mit Honeywell HR20
von DarioC = Wie alles begann = Nachdem Uwe Felgentreu vor Jahren (genau am 17.11.2004 um 11:26) hier in diesem Forum den Thread mit dem Titel Honeywell Rondostat HR20E per AVR steuern und konfigurieren gestartet hat ist es nun langsam soweit, dass das Ganze auch ein Projekt wird
dem laufenden Betrieb unterstützen (Sprung in den Bootloader) Vorschlag 1. X-Modem Protokoll (mit CRC) Hier gibt es eine fertige Lösung für das Etherboot projekt, deren Übernahme gestattet ist. Größe ist hier kleiner 1kB und wohl verkraftbar. Vorteil: etablierte Technik von anderen Herstellern verwendet
-
Artikel
Mikrocontroller Vergleich
C-Compiler geeignet Kleiner nicht repräsentativer Compiler-Vergleich. Verwendet wurde eine Variante des crc8-Code von Colin O'Flynn. Jeweils kleinstes Speichermodell, auf Platz optimiert: Compiler Befehle(1) Bytes(1) Befehle(2) Bytes(2) GCC AVR 24 48 24 48 Keil 8051 24 38 74 109 SDCC 8051 24 40 35 54 Zilog
112 SDCC PIC16 26 52 - - (for pic16f84) HEW R8C/M16C 20 48 20 48 GCC 68HC11 36 65 36 65 GCC MSP430 17 40 17 40 GCC ARM7 12 48 12 48 GCC ARM7-Thumb 20 40 20 40 (1): Lokale Daten ggf. statisch gespeichert, nicht reentrant. (2): Lokale Daten auf dem Stack, also reentrant. Sind CPU-spezifische Erweiterungen
-
Artikel
VHDL Code Style und DO-254
Verwende keine Register Initialisierung. Schwerergrad: Error Vermeide Logik ohne Treiber oder Nutzung (SS17). a) Jedes Register oder Latch muss benutzt und getrieben werden. b) Register und Latches die nur unbenutzte Logik treiben, müssen untersucht werden. Schweregrad:Error Unbenutzte Register, Latches und
Vandermolen „Airborne Electronic Hardware Design Assurance - A practitioners Guide to RTCA/DO-254“, CRC Press 2015 ISBN: 978-1482206050 [Synopsys] Synopsys Inc. White paper „Understanding DO-254 Compliance for the verification of Airborne Digital Hardware“
-
Artikel
RS-232
0x13) vom Empfänger gesendet, um den Datenstrom anzuhalten und Xon (ASCII DC1, Control-Q, dezimal 17, hex 0x11), um die Sendung fortzusetzen. Naturgemäß steht in diesem Falle nicht der gesamte Zeichenvorrat von 256 Zeichen für die Übertragung zur Verfügung. Darum wird diese Variante oft nur bei reinen
terminal Serial-IO (Terminal mit GUI und Sonderfunktionen wie Buffer senden, Highlighting, adaptive CRC-Berechnung) ssterm - Simple Serial-Port Terminal is a console-based serial port terminal with curses and stdin/stdout user interfaces. (GPL) GNU screen (Terminal-Multiplexer mit Zugriffsmöglichkeit
-
Artikel
MSP430
MSP430 Mikrocontroller, ist ihre sehr umfangreiche Peripherie. da gibt es Digitale Peripherie, wie CRC16,RTC,AES, MPY32, TIMER, eUCSI usw. vieles was man in anderen MCU's, sicher auch findet. Was aber eher Seltenheitswert hat, ist die Analoge Peripherie. Und da denke ist es auch ein paar gesonderte Worte
high-power and low-power modes Konfigurierbare PGA MODE Nicht invertierter Mode: ×1, ×2, ×3, ×5, ×9,×17, ×26, ×33 Invertierter mode: ×1, ×2, ×4, ×8, ×16, ×25,×32 Interner 12-bit Referenz DAC für Offset und Bias Einstellung oder als 12-bit spannungsgesteuerter DAC mit optionaler Referenz Es sind noch sehr
-
Artikel
DockstarDebianSqueeze
backup (selbst soeben erfolgreich getestet mit _neuer_ Dockstar, deren Kernel-Image auf mtd1 einen crc-Fehler aufwies, Backup wurde auf anderer Dockstar erstellt) Das Schreiben eines mit nanddump -nf erstelltes Images wurde von nandwrite wegen falscher Größe abgelehnt. ein vollständiges Backup sollte
gängige Kommando dazu ist z.B. (als root): ntpdate ntp1.ptb.de Als Rückmeldung erhält man: 13 Sep 17:10:10 ntpdate[13387]: adjust time server 192.53.103.108 offset 0.133584 sec ... und gleichzeitig wird die Systemzeit entsprechend gesetzt. Um das Ganze zu automatisieren und z.B. jede 1/2 Stunde die
-
Artikel
Logic Analyzer-Projekt: Ideen zur Hardware
TFT .: | VGA .: | | DVI .: | integrierter Data Analyzer A-Serial.: | | SPI .: * CAN .: * ERC .: * CRC .: * I2C .: Anmerkung: Wenn man über WxWidgets/Fox-Toolkit/Qt programmiert, hätte man Win, Linux und MAC erschlagen. COM ist kein Problem, bei USB muss man sehen. Da ist noch nicht viel realisiert.
SRAM / AS7C34098-12TCN TSOP, SOJ asynchroner SRAM 256K x 16, 12ns | align="center" | Farnell.De 13,17 SRAM / CY7C1327B TQFP100 synchr SRAM 256k x 18, 3.3V, 4ns | align="center" | R&S (DE) 11,60 SRAM / CY7C1327G TQFP100 synchr SRAM 256k x 18 | align="center" | - - SRAM / CY7C1327F TQFP100 synchr SRAM
-
Artikel
RFM12
angeschlossenen Antennen-Impedanz. 000 = 0 dB, Maximum xxx = -3 * p bzw. -2,5 * p nowrap=1|111 = -21dB bzw. -17,5dB, Minimum Zeitgeber für Wake-Up (Wake-Up Timer Exxx .. Fxxx). Bestimmt die Zeitperiode der zyklischen Einschaltung des WakeUp-Timers. Nach Ablauf der Zeitperiode erfolgt ein WKUP-Interrupt, der zum
Endeerkennung hat) eigentliche Nutzdaten, ggf. hamming-kodiert gegen einzelne Bitfehler Fehlersicherung (CRC) Um den korrekten Moment zum Ausschalten des Senders zu finden, ist es am günstigsten, am Ende ein Dummy-Byte (typischerweise 0xAA ) einzuschreiben und danach auf ein erneutes HIGH von SDO ① zu warten