Geht soetwas zu normalen Preisen?

[Joerg (Gast)]

Hallo,

da es mein erstes groesseres Projekt ist, wollte ich hier fragen, ob 
meine
Idee (siehe Board-Skizze) ueberhaupt so machbar ist. Da ich die freie 
Version eines bekannten Programms benutze, ist der Platz doch etwas 
begrenzt. Nach dem mich dann auch noch der Autorouter im Stich gelassen 
hatte (oder sollte ich lieber sagen "gott sei dank!") habe ich selbst 
alles verkabelt. Ein bisschen Probleme hatte ich mit den 
Block-Kondensatoren, die einfach zu viel Platz einnehmen, gibts da noch 
Kniffe, wie man damit umgeht? Geroutet ist alles in 10mil bzw. 16 fuer 
Vcc, geplanter Frequenzbereich ist 20MHz.
Danke schon mal fuer alle Tipps!

Gruss!

Joerg

[Stefan (Gast)]

Und was genau ist deine Frage? (Titel: "Geht das zu normalen Preisen") ?

[Michael H* (Gast)]

q-pcb macht auch feinere sachen zu verhältnismäßigen preisen, falls du 
das wissen wolltest. stell einfach deinen drc nach deren vorgaben ein 
und lass prüfen... is doch jetz nich so schwer, oder?
und warum eigentlich die scheu, eagle beim namen zu nennen?

übrigens überlappen sich die leiterbahnen, die zu den letzten pins von 
CON1 laufen.

[Torsten (Gast)]

Das ist doch sogar was für Grobmotoriker ;-)

[Ralf (Gast)]

Hi,

prinzipiell geht das schon, aber ohne Gewähr. Hier sollte wohl noch ein 
DRC drüberlaufen, und dieser sollte dann auch auf deinen 
Platinenhersteller angepasst sein, sonst wird das trotzdem nix.

Was mir z.B. auffällt:
- Deine VCC-Leitungen sind recht dünn, ich würde sie größer wählen
- Deine VCC-Leitungen sollten sternförmig von der Spannungsquelle 
abgehen, nicht busmäßig
- Deine VCC-Leitung beginnt zwischen dem Regler und dem entsprechenden 
Stützkondensator -> bringt nix -> hinter dem C abgreifen, sonst wirkt er 
nicht so gut -> Das trifft auf mehrere Stützkondensatoren deines Designs 
zu!
- Die Leiterbahn von C18 zum FPGA sieht aus, als ob sie zu nahe an den 
anderen Leitungen vorbeiführt -> evtl. Kurzschlussgefahr -> deswegen 
unbedingt DRC
- Warum keine VCC-Fläche auf TOP?
- Je höherfrequent ein Design ist, desto schlechter wirken sich 
90°-Leitungen aus,davon hast du ein paar wenige

Prinzipiell ist so ein komplexes Design auf einem 2-Lagen-Layout schwer 
realisierbar, aber machbar. Aber da muss dann eben alles passen. Nach 
dem Bild (leider wird es pixlig beim Reinzoomen) sieht es auf alle Fälle 
so aus, als ob einige Abstände zu niedrig sind. Das mit den 
VCC-Leitungen bzw. Fläche ist m.E. auch nicht so toll. Evtl. ist es 
machbar, dass du z.B. auf der Unterseite gemischte VCC/GND-Flächen 
machst, damit die Sache niederimpedanter wird. Den VCC-"Bus" würd ich 
auf alle Fälle versuchen wegzuoptimieren und sternartig an die 
Versorgung zu fahren.
Und unbedingt einen korrekt eingestellten DRC-Test machen!

Ralf

[Michael H* (Gast)]

Ralf wrote:
> - Deine VCC-Leitung beginnt zwischen dem Regler und dem entsprechenden
> Stützkondensator -> bringt nix -> hinter dem C abgreifen, sonst wirkt er
> nicht so gut -> Das trifft auf mehrere Stützkondensatoren deines Designs
> zu!
lol. jaja, die elektronen sind schon träge säcke!

> auf alle Fälle versuchen wegzuoptimieren und sternartig an die
> Versorgung zu fahren.
ioa, bei den 2A schon echt empfehlenswert

[Joerg (Gast)]

Hey, danke fuer den Hinweis auf die drcs der Hersteller, da werd
ich jetzt mal sammeln gehen.
Vcc geht sicherlich noch anders und danke ebenfalls fuer den Hinweis auf 
Con1!

[Michael G. (linuxgeek)]

Ja... manche Leitungen sehen fast kurzgeschlossen bzw. unnoetig eng aus 
aber ansonsten wuerd ich sagen so ein Layout kann man noch selber aetzen 
(wenn man es noch ein bisschen verbessert).

Gruss,
Michael

[Falk B. (falk)]

@ Joerg (Gast)

>Vcc, geplanter Frequenzbereich ist 20MHz.

Das sit dem FPGA wurscht. Selbst bei 1 Hz muss man bei schnellen ICs die 
Stromversorgung so aufbauen, als ob es mit 100 MHZ++ areitet. den die 
Schaltgeschwindigkeit ist immer gleich, und zwar verdammt hoch. Siehe 
Wellenwiderstand.

Deine IOs solltest du per Software so langsam wie möglich schalten, im 
dir HF Probleme vom Hals zu halten.

@ Ralf (Gast)

>- Je höherfrequent ein Design ist, desto schlechter wirken sich
>90°-Leitungen aus,davon hast du ein paar wenige

Ja, aber sooo hochfreqeunt ist es weiss Gott nicht. Bei 2 GHz ++ geht da 
gerade mal was messbares los.

MFG
Falk

[Ralf (Gast)]

@Michael G. (linuxgeek):
> Ja... manche Leitungen sehen fast kurzgeschlossen bzw. unnoetig eng aus
> aber ansonsten wuerd ich sagen so ein Layout kann man noch selber aetzen
> (wenn man es noch ein bisschen verbessert).
Ja, selber machen geht auch, aber dann nicht vergessen, dass man die 
VIAs unter den SMDs wegnimmt, sonst wirds happig mit dem 
Durchkontaktieren :)

@Falk Brunner (falk):
> Ja, aber sooo hochfreqeunt ist es weiss Gott nicht. Bei 2 GHz ++ geht da
> gerade mal was messbares los.
Stimmt schon, aber irgendwann macht er vielleicht ein Pentium 7 Design 
:) Und da wird's dann wichtig.
Nein, ernsthaft, warum denn den Leuten nicht gleich die richtigen 
Vorgehensweisen beibringen, auch wenn's vielleicht noch nicht so 
kritisch ist? Lieber gleich richtig lernen, als später "umlernen"?

Ralf

[Michael H* (Gast)]

Ralf wrote:
> Ja, selber machen geht auch, aber dann nicht vergessen, dass man die
> VIAs unter den SMDs wegnimmt, sonst wirds happig mit dem
> Durchkontaktieren :)
das meint er doch bestimmt mit
> (wenn man es noch ein bisschen verbessert)

> @Falk Brunner (falk):
>> Ja, aber sooo hochfreqeunt ist es weiss Gott nicht. Bei 2 GHz ++ geht da
>> gerade mal was messbares los.
> Stimmt schon, aber irgendwann macht er vielleicht ein Pentium 7 Design
> :) Und da wird's dann wichtig.
> Nein, ernsthaft, warum denn den Leuten nicht gleich die richtigen
> Vorgehensweisen beibringen, auch wenn's vielleicht noch nicht so
> kritisch ist? Lieber gleich richtig lernen, als später "umlernen"?
weil "richtig" eben nicht gleich "richtig" ist.
wenn ich mich beim layouten aufn den kopf stelle, damit ich einen 90° in 
ner DC-leitung vermeide, ist das sicher nicht richtig. und 20MHz ist 
doch fast DC ^^

[Ralf (Gast)]

@Michael H*:
> weil "richtig" eben nicht gleich "richtig" ist.
> wenn ich mich beim layouten aufn den kopf stelle, damit ich einen 90° in
> ner DC-leitung vermeide, ist das sicher nicht richtig. und 20MHz ist
> doch fast DC ^^
Jaja, das DC Argument ist schon richtig, aber was glaubst du wird er 
machen, wenn er mal ein HF Design macht? Okay, da wird er dann 
wahrscheinlich eh Multilayer haben, da dürfte das Problem eher nicht 
auftreten. Aber andersrum betrachtet ist es bestimmt nicht verkehrt, 
wenn er generell versucht, 90° zu vermeiden. Und ein erfahrener Layouter 
kommt nicht in die Lage, dass er sich deswegen auf den Kopf stellen muss 
:)

Ralf

[Michael H* (Gast)]

Ralf wrote:
> was glaubst du wird er
> machen, wenn er mal ein HF Design macht?
wieder posten =)

> Okay, da wird er dann
> wahrscheinlich eh Multilayer haben, da dürfte das Problem eher nicht
> auftreten.
unterschätz die induktivität von vias nicht!

> Aber andersrum betrachtet ist es bestimmt nicht verkehrt,
> wenn er generell versucht, 90° zu vermeiden. Und ein erfahrener Layouter
> kommt nicht in die Lage, dass er sich deswegen auf den Kopf stellen muss
auch wenn sie in nem großteil der fälle keinerlei probleme verursachen?
das einzige, was ich gegen 90° hab, is das argument, dass 45° hübscher 
aussehn. und das ist reine geschmackssache.

[Simon K. (simon)]

Die Leiterbahnen an der Ecke unten Rechts des großen TQFP ICs in der 
Mitte sehen sehr unschön aus.

[Joerg (Gast)]

Also nochmal danke an alle.
Manchmal reicht es wirklich, wenn jemand drauf schaut und sagt "pfui". 
Jedenfalls konnte ich doch noch etwas aufraeumen (gerade unten rechts).
Mit der Stromversorgung muss ich schauen, wie gut ich das auf 
"sternfoermig" umschieben kann.
Und der SRAM Baustein oben links, naja, da waere ein bisschen mehr Platz 
ganz nett, aber Eagle gibt den net so ohne weiteres her ;) Wenn es bei 
den drcs dann kracht, muss ich wohl etwas tiefer in die Tasche greifen.
Danke Euch!

[Simon K. (simon)]

Achja, runde oder achteckige Vias sehen schöner aus, finde ich zumindest 
;)

[Falk B. (falk)]

@  Joerg (Gast)

>Und der SRAM Baustein oben links, naja, da waere ein bisschen mehr Platz
>ganz nett, aber Eagle gibt den net so ohne weiteres her ;) Wenn es bei

Du  verschenkst auch massig Platz. Schieb dein FPGA + SRAM weiter runter 
und etwas mehr in die Mitte.

>den drcs dann kracht, muss ich wohl etwas tiefer in die Tasche greifen.

Ich behaupte mal, dass die Platine mit 8/8mil machbar ist, ggf. sogar 
mit 10/10 mil (Abstand/Leiterbreite).
Den gesamten Bottomlayer als Massefläche auszulegen ist ein Luxus, den 
man a nicht braucht und b) wenig nützt.
In meinen Hobby-FPGAs hab ich immer nur die kleine Fläcke unter dem FPGA 
für GND genutzt, auf Top dann ringförmig die Vcc/Vccint Verteilung. Das 
passt.

Beitrag "Re: LED-Matrix, 9x9 RGB, Voll dimmbar"

MFg
Falk

[Michael G. (linuxgeek)]

Falk: Super Layout.