Marcel W. schrieb:
> @ HildeK
>
> einfach alle Eingänge des 74xx244 auf SCK und die Ausgänge dann einzeln
> an die einzelnen Sensoren?
Ja.
> Was bringt das ganze? Vermeidung von Reflektionen oder wie?
Es wird immer Reflexionen geben, wenn die Leitung fehlabgeschlossen ist.
Bei der Übertragung von digitalen CMOS-Signalen kann man meist nicht
vorne und hinten anpassen. Die Frage ist, wie werden sie für die
Anwendung nicht zum Problem.
Deshalb verwendet man die quellseitige Serienterminierung. Am
Leitungsanfang wird praktisch durch einen Serienwiderstand (im Bereich
von 25-40 Ohm, ergibt rund 50 Ohm zusammen mit dem Ausgangswiderstand
der Quelle) an eine 50-Ohm-Leitung angepasst. Am Leitungsende, das
praktisch bei einem CMOS-Eingang als hochohmig betrachtet werden kann,
findet dann eine Totalreflexion statt. Das ist durchaus gewollt, denn so
erhält man den nominalen CMOS-Pegel (bei einer Anpassung am Ende wäre es
nur der halbe Pegel - zu wenig für CMOS).
Die reflektierte Welle oder Flanke läuft zurück und muss an der Quelle
eine möglichst gute Anpassung vorfinden, damit sie nicht erneut
reflektiert wird.
Das passiert genau dann, wenn du dort einen normal niederohmigen Ausgang
hast. Das ist für einen Takt meist tödlich, denn nach der doppelten
Leitungslaufzeit kommt erneut eine Flanke am Verbraucher an und triggert
den meist nochmals.
Das ganze ist um so schlimmer, wenn man sternförmig fährt. Mit dem
Serienwiderstand herrscht an der Quelle Anpassung und es wird nichts
mehr erneut reflektiert. Ideal ist es, für jede Taktleitung einen
eigenen Treiber zu verwenden, zur Not gehen auch zwei Leitungen an einem
Ausgang. Aber nur, wenn auch zwei Serienwiderstände verwendet werden und
der Treiber kräftig ist.
Wenn du das Z der Leitung nicht kennst, dann experimentiere mit
verschiedenen Serien-Widerständen und messe am Ausgang. Wähle den
Widerstand, der die sauberste Flanke liefert. Da der '244 relativ gut
treibt, wird der eher bei 40 Ohm liegen (für den Fall, dass die Leitung
50 Ohm hat).
Für die Datensignale gilt zwar das selbe, allerdings stört da ein
Klingeln an den Flanken meist nicht, denn nur zum Zeitpunkt der
Taktflanke muss das Datum stabil sein.
> Ja, den Artikel hab ich schon gelesen. Wenn ich jedoch die Anstiegszeit
> meines Ausgangssgatters stark erhöhen könnte, müsste es doch besser
> klappen, oder?
Ja, dann wird es besser. Aber beachte: die Logikfamilien haben eine
Grenze für die Anstiegszeit, die nicht überschritten werden darf. Und um
zu verlangsamen, darfst du nie auf Seiten der Quelle eine RC-Kombination
unterbringen. Für die reflektierte Flanke ist das C ein Kurzschluss:
also Totalreflexion und du hast das genaue Gegenteil von dem was du
wolltest.
