mikrocontroller.net

Forum: FPGA, VHDL & Co. Frequenz eines Taktes vedoppeln


Autor: annettwurfel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi Leute ich übelege gerade wie man in VHDL einen Frequenzverdoppler 
realisieren kann. Ich habe schon gegoogelt und bin über den PLL-Ansatz 
gestolpert aber mir fällt nicht ein wie man die Frequenz so beeinflussen 
kann, dass sie sich erhöht.
Ich hoffe ihr könnt mir da ein paar hilfreiche Tips geben.

liebe Grüße Annett

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Meines Wissens nach, gibt es nur die PLL als Lösung.

Autor: annettwurfel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Naja aber wie realisiere ich ein PLL konkret für diesen fall?

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Hi Leute ich übelege gerade wie man in VHDL einen Frequenzverdoppler
> realisieren kann.
Du kannst sowas theoretisch zwar in VHDL beschreiben, aber es wird sich 
kaum synthetisieren lassen.

Um das in realer Hardware zu erhalten brauchst du passende Komponenten 
(Clock-Manager, DCM, DLL, PLL) auf dem entsprechenen Baustein.

> Naja aber wie realisiere ich ein PLL konkret für diesen fall?
Dazu müsst man konkret was zur Frequenz und zur Zielplattform wissen...

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Kommt drauf an, für welche Hardware das VHDL syntetisiert wird. Bei 
FPGAs
sind (teilweise) PLL Schaltungen integriert, die man in einem eigenen 
Design verwenden kann. Allerdings kann ich Dir keine Hilfe zu den 
Details geben. Ich hab in dem Bereich nur obeflächliches Wissen.

Autor: B e r n d W. (smiley46)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
A:
Einen VFO mit der doppelten Frequenz schwingen lassen. Diesen Takt durch 
2 teilen und mit dem PLL die Phase vergleichen. Den VFO anhand des 
Phasensignals nachregeln.

B:
Bei jedem Flankenwechsel des Originalsignals einen kurzen Puls erzeugen. 
Das geht, indem man das Signal durch ein paar Gatter laufen läßt und 
dieses verzögerte Signal dann mit dem Original vergleicht. Mit diesem 
Impuls ein Monoflop triggern. Das Monoflop auf eine Verzögerungszeit mit 
einem ungefähren Taktverhältnis von 50% einstellen.

Autor: Max (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ist die zu verdoppelnde Frequenz eine fixe Frequenz? Hat sie etwas mit 
den clk-Leitungen im FPGA zu tun?

Oder willst du einfach nur ein schnelleres clk-Signal im FPGA verwenden 
als es Dir über einen externen Oszillator zur Verfügung steht?

Autor: Andrew Taylor (marsufant)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
annettwurfel schrieb:
> Hi Leute ich übelege gerade wie man in VHDL einen Frequenzverdoppler
> realisieren kann. Ich habe schon gegoogelt und bin über den PLL-Ansatz
> gestolpert aber mir fällt nicht ein wie man die Frequenz so beeinflussen
> kann, dass sie sich erhöht.
> Ich hoffe ihr könnt mir da ein paar hilfreiche Tips geben.
>
> liebe Grüße Annett

An welchen Frequenzbereich denkst Du denn so?

Bis f=20 MHz genügt der Klassiker Flankendetektion (d.h. man formt einen 
Nadelimpuls bei jedem Flankenwechsel) und bringt dann beide Nadelimpulse 
kombiniert auf die Reise. Diese Pulsfolge hat logischerweise 2f  .

Autor: annettwurfel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
danke für die schnellen Antworten. Ich dachte an einen festen Takt am 
Eingang den ich verdoppeln will. Ich werde mal den Ansatz mit den 
Nadelimpulsen testen

Autor: Mattias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
nimm einfach Dein Clk Signal, filtere die 2f heraus und packe einen 
Komparator dahinter. Der erzeugt dann ein schönes 2f Signal. Sollte der 
Pegel hinter dem Filter zu klein sein, muss er halt noch verstärkt 
werden.

Gruß Mattias

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@  annettwurfel (Gast)

>danke für die schnellen Antworten. Ich dachte an einen festen Takt am
>Eingang den ich verdoppeln will.

Welche Frequenz?
Lies mal was über Netiquette.

> Ich werde mal den Ansatz mit den Nadelimpulsen testen

Das sollstest du nicht. Das ist nämlich ein Quick & Dirty Trick aus der 
guten alten TTL Zeit, mit dem man mit den heutigen sauschnellen ICs mal 
fix aufs Maul fällt. Mach es richtig!!! Mit einem PLL oder DLL 
Funktionsblock im FPGA, wenn es den in deinem FPGA gibt oder einem 
externen PLL-Baustein. Bei einem recht langsamen Takten kann man eine 
reine digitale PLL aufbauen, indem man den langsamen Takt mit einem 
deutlich schnelleren abtastet und dort synchron die Flanken erkennt.

VHDL Flankenerkennung
Taktung FPGA/CPLD

MfG
Falk

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Ich dachte an einen festen Takt am Eingang den ich verdoppeln will.
Nach wie vor ungeklärt: Was ist das für ein Takt?
Ist das wirklich der Systemtakt oder z.B. nur ein SPI-Takt?

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.