7Seg-Schieberegister-Platine. Wie schnell taktbar?

[Armin (Gast)]

Hi Leute,

ich habe mich von jemandem hier im Forum inspirieren lassen, der so 
etwas schonmal gemacht hat. Es handelt sich um eine Doppelseitige 
Platine mit 2x 7-Segment-Anzeigen auf der Oberseite und 2x 74HC595 
Schieberegister auf der Unterseite. Außerdem sind Vorwiderstandsnetze in 
SMD-Form und eine Diode verbaut. Die Signale gehen nach unten über 
Pfostenstecker raus.

Der Vorteil: Man kann sich evtl in vielen Projekten die Doppelseitigen 
Platinen sparen.
Das Ziel dahinter war, die günstigen 7Segler von Pollin und sonst alle 
Bauteile von Reichelt beziehen zu können. Preislich lohnen sich deswegen 
die Widerstandsnetze merklich, erfordern aber ein deutlich fummeligeres 
Routing.

Ich hab mich an die Vorschriften von pcb-pool gehalten, was den DRC 
angeht (das Meiste 6mil, 12mil Restring). Das Ganze ist relativ klein 
(25mm x 19mm).
Das wären aber meine erste bestellte Platinen, bin mir also nicht ganz 
sicher, ob das so passt.

Außerdem:
Wegen dieser R-Netze ist das Layout - wie ihr seht - nicht schön 
geworden. Jetzt meine Frage: Macht das so Sinn? Die Register können wohl 
locker 50MHz, aber welche Geschwindigkeit ist realistisch? Oder mache 
ich mir da unnötige Gedanken?
Das Problem wird wohl sein, dass die seriellen Signale, das Out_Enable 
(würd ich gern für PWM nutzen) und CLKs ziemliche Leiterschleifen 
abfahren müssen. Da sind Laufzeitunterschiede noch die geringste Gefahr, 
oder?
Im Prinzip sind alle Leiterbahnen potentielle Problemstellen, die links 
und rechts an die seitlichen pins führen.

Was meint ihr? Arbeit für die Katz oder bis zu einer bestimmten 
Geschwindigkeit ganz gut brauchbar?

[Armin (Gast)]

sorry,
hier nochmal in 900 dpi :D

[Gerd (Gast)]

Wer is er denn?

Ansonsten schöne Platine!

[Falk B. (falk)]

@  Armin (Gast)

>Ich hab mich an die Vorschriften von pcb-pool gehalten, was den DRC
>angeht (das Meiste 6mil, 12mil Restring). Das Ganze ist relativ klein
>(25mm x 19mm).

Hmm.

>Das wären aber meine erste bestellte Platinen, bin mir also nicht ganz
>sicher, ob das so passt.

Naja, sieht erstmal OK aus. WENN der DRC grünes Licht gibt, sollte das 
passen. aber mit der ersten Platine gleich an die Grenzen zu gehen ist 
schon etwas sportlich. ;-)

>locker 50MHz, aber welche Geschwindigkeit ist realistisch? Oder mache
>ich mir da unnötige Gedanken?

Wahrscheinlich. 50 MHz ist schon sehr viel, 10 MHz sind auf jeden Fall 
drin.
Aber es fehlt noch ein 100nF für IC1. Und im Schaltplan kann man die 
Netznamen direkt auf die Signale legen, das sieht deutlich besser aus 
(Signal ist Grundlinie).

>Das Problem wird wohl sein, dass die seriellen Signale, das Out_Enable
>(würd ich gern für PWM nutzen) und CLKs ziemliche Leiterschleifen
>abfahren müssen.

Welche Leiterschleifen? Deine paar mm auf der Platine?

> Da sind Laufzeitunterschiede noch die geringste Gefahr,
> oder?

>Im Prinzip sind alle Leiterbahnen potentielle Problemstellen, die links
>und rechts an die seitlichen pins führen.

;-)
Mach dir um die paar mm mal keinen Kopf. Da ist die Zuleitung eher ein 
Problem, wenn man da lange Kabel dranhängt, siehe Wellenwiderstand.

MFG
Falk

[asdf (Gast)]

moin,

hübsch  mal so als frage  schonmal die thermische verlustleistugn deiner 
widerstansnetzwerke überschlagen ??

ich habe sowas auch schon gebaut aber mehr platz gebraucht wegen den 
widerständen da einzeln

und das ding wird merklich warm  ok waren aber auch 220 ohm

bei gings dann aber auch einseitig  mit 4 lötbrücken


unterhalb hat man ja platz  blos eben nicht nebeneinander wenn man 
anreihen will

[Armin (Gast)]

Danke für eure Anregungen. Das hört sich ja besser an, als ich gedacht 
habe.
Es folgen ein paar Kommentare zu euren Kommentaren =)


Gerd schrieb:
> Wer is er denn?

das ist Bernd. Bernd hat ein Problem. Bernd hat keinen Platz.
Aber Bernd wird mit Lötlack überpinselt deswegen muss niemand Bernd 
sehen :D

Falk Brunner schrieb:
> 10 MHz sind auf jeden Fall drin.

super! Das sollte doch für die meisten meiner Anwendungen genügen.

Falk Brunner schrieb:
> Aber es fehlt noch ein 100nF für IC1.

Ich habe gehofft, auf den verzichten zu können, und dass der C1 für 
beide ICs genügt. Meinst du nicht?
Problem ist nämlich ganz klar: wohin damit? Ich könnte höchstens auf die 
Diode verzichten - aber ist das klug?
Mit Gewalt und einigen Vias könnte ich vllt beides unterbekommen...

asdf schrieb:
> hübsch  mal so als frage  schonmal die thermische verlustleistugn deiner
> widerstansnetzwerke überschlagen ??

Mit den Vorwiderständen und den 0,7V an der Diode kommt man auf einen 
LED-Strom von 7mA.
Ein 4xWiderstandsnetzwerk mit 330 Ohm bekommt somit 64mW ab.
Mit 470Ohm sind's dann nur noch 5mA durch die LED und dadurch 45mW im 
Netzwerk.
Jetzt ist es so, dass die Netzwerke 63mW Leistung aushalten - das ist 
also eine Gewissensfrage!
Vor allem deswegen, weil die Widerstände ja absolut nicht belüftet sind. 
Die sind eingelötet im Hohlraum zwischen Platine und 7Seg-Anzeige!

Kann man 330 Ohm riskieren?
Sind 5mA noch genug?

[Falk B. (falk)]

@  Armin (Gast)

>> Aber es fehlt noch ein 100nF für IC1.

>Ich habe gehofft, auf den verzichten zu können, und dass der C1 für
>beide ICs genügt. Meinst du nicht?

Naja, geht schon. Nicht schön, aber OK.

>Mit den Vorwiderständen und den 0,7V an der Diode kommt man auf einen
>LED-Strom von 7mA.

OK.

>Kann man 330 Ohm riskieren?

Naja, wird eng, wie alles in der Schaltung. Probiers aus.

MfG
Falk