40Pinzustände verUNDen, wie am besten?

[Karl (Gast)]

Hallo zusammen,

ich wollte mal nachfragen, wie man am besten 40Pins mit sowenig wie 
möglich Bauteilen (Platzmangel) verundet. Gatter wäre eine Möglichkeit, 
aber das größte sind 4 in einem 14Pinner und das wird definitiv zu groß. 
Eventuell mit dioden? Ich muss dazu sagen, dass es bereits Opencollector 
Ausgänge sind, die ich UND verknüpfen möchte.

Danke an alle Gruß
Karl

[Anja (Gast)]

Karl schrieb:
> Ich muss dazu sagen, dass es bereits Opencollector
> Ausgänge sind, die ich UND verknüpfen möchte.

Dann reicht ein gemeinsamer Pull-Up

Gruß Anja

[Peter (Gast)]

es müsste mit einem Pullup gegen + und an jeder Leitung mit einer Diode 
gehen. Geht aber nur wenn das Low auch strom aufnehmen kann.

[_Gast-XIV (Gast)]

Anja schrieb:
> Dann reicht ein gemeinsamer Pull-Up

Läuft das nicht auf ein oder hinaus?

[_Gast-XIV (Gast)]

_Gast-XIV schrieb:
> Läuft das nicht auf ein ***** oder hinaus?

Hier bitte oder einsetzen

[Klaus 2. (klaus2m5)]

Die Summe ist low wenn mindestens ein Ausgang low ist - high wenn alle 
Ausgänge high sind. Also low aktiv = oder, high aktiv = und.

Dioden werden nur gebraucht, wenn die Ausgänge auch aktiv high 
(push/pull)treiben.

[Weingut P. (weinbauer)]

CPLD dran

[Karl (Gast)]

Vielen Dank für die Infos...Ich werds mitm pullup machen, anstatt ein 
CPLD (wo platzmangel ja erwähnt wurde) mit auf die Platine zu designen, 
den JTAG-Progger nachzubauen, das ISE Webpack zu downloaden, Verilog 
oder VHDL zulernen um anschließend ganze (sage und schreibe) 
40Opencollector´s zu verunden :-)
Dange an alle

[Archgans (Gast)]

Fhutdhb Ufzjjuz schrieb:
> CPLD dran

LOL...genau ein CPLD, wo auch ein R reicht - guter Plan!!

Lass dir doch direkt nen Custom-FPGA anfertigen! Mit externer 
Stromversorgung aus eigener Brennstoffzelle

[Stefan M. (Gast)]

Nun um mal spitzfindig zu sein: Die Idee mit dem CPLD ist nicht sooo 
abwegig. Karl hat kein Wort zur Geschwindigkeit genannt. Bei einem R 
würde ich mir da schon Gedanken machen, wenn ich Anstiegszeiten von 
einigen Nanosekunden benötige. Ich kenne eine Anwendung, in der 
ebenfalls viele Signale mit UND verknüpft werden. Dort hätte es ein 
einfaches R definitiv nicht getan.

mfg, Stefan.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Nur mit einem R ginge z.B. schon dann nicht, wenn die Signale (oder nur 
einige davon) noch anderweitig gebraucht würden. Dann müsste schon 
wieder wenigstens eine Diodenlogik her...
Und 40 Dioden + Widerstand brauchen u.U. mehr Platz als ein 
entsprechendes CPLD.

> Dange an alle
Biddeschön  ;-)
Die Frage war allerdings nicht allzu kompliziert...