Zahlen in VHDL-Code generieren

Gast #1828365
Lesenswert?

Hallo, Ich möchte eine Reihe von Zahlen in meinem FPGA speichern und 
diese dann nacheinander ausgeben und weiterverarbeiten. Da es sich aber 
um eine ganze Reihe von Zahlen handelt ( 5000 Stück ) möchte ich diese 
natürlich nicht einzeln abschreiben. Gibt es eine Möglichkeit ein 
Programm zu generieren, dass mir die Zahlen nacheinander ( Als 
STd_Loogic_vector ) ausgibt? MfG
Gast #1828532
Lesenswert?

also es gibt mehrere möglichkeiten jenachdem was du machen willst.

Brauchst du sie für eine Testbench, kannst du sie ganz normal aus einer 
datei mittels std.textio lesen und auch ergebnisse in eine datei 
schreiben.

willst du was synthetisierbares, kannst du für pseudozufallszahlen ein 
LFSR hernehmen oder einen BRAM mit vorgefüllten speicherplätzen mittels 
.mif file
Moderator (Firma: Titel) Persönliche Seite #1829269
Lesenswert?

Stefan schrieb:
> kenne mich leidernich so gut aus mit LFSR´s oder mif-Files
Halb so schlimm. Denn ein Linear Feedback Shift Register LFSR brauchst 
du nicht.
Deshalb wirst du jetzt lernen müssen, wie du ein RAM (bzw. in deinem 
Fall ein ROM) in VHDL beschreibst.
Und dann musst du dieses ROM dann mit deinen Werten füllen.
Und anschliessend diese Werte nur noch aus dem ROM auslesen und 
ausgeben.

Eine feine Methode ist (für Xilinx) die Verwendung von BRAMs und die 
Initialisierung über eine entsprechende mif-Datei.

Grobschlächtiger (aber generischer) ist die Beschreibung des ROMs und 
dessen Initialisierung in VHDL, wie z.B. das Sinus-ROM meiner DDFS:
http://www.lothar-miller.de/s9y/categories/31-DDFS

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren