T-Flip-Flop mit Reset

Vorschlag:
Eine Hälfte von einem '4013 den D-Eingang mit dem /Q -Ausgang (bei 
Bedarf über Tiefpass, wegen Entprellung) verbinden. Unabhängiger Set, 
Reseteingang vorhanden.
mfG ingo

Vielleicht hilft das:
http://de.wikipedia.org/wiki/Flipflop#T-Flipflop

Das ging aber schnell.
Eine Sache habe ich noch vergessen: Das ganze ohne Takt-Eingang.

@ingo: Muss mal schaun, ob die Lösung mit dem rückgekoppeltem 
D-Flip-Flop als T-Flip-Flop funktioniert. TP und Tastenprellen gibt es 
erstmal nicht, da das ganze nur in Software mit Logikbausteinen 
aufgebaut wird (UND, ODER, NICHT,...).

@hp-freund: Hab schon ausführlich bei google geschaut. Leider nichts 
gefunden.

Gruß

Jaja, Leute die Wikipedia zitieren...
Es gibt verschieden Sorten von Flip-Flops; unter anderem mit Takt und 
ohne. Wenn du mal in nem richtigen Buch nachliest, wirst du das dort 
finden. Also vorher mal über die Materie informieren bevor man hier 
rumbrüllt und vlt. nicht immer davon ausgehen, dass alle anderen Idioten 
sind!

Lustigerweise beschreibt Wikipedia auch 2 Abschnitte weiter oben, dass 
wenn man ein JK-Flip-Flop OHNE Takt baut ein T-Flip-Flop erhält... 
Soviel zum Thema eindeutig.
ich vermute mal der OP meinte ohne einen externen Takt der die Übernahme 
der Eingänge/des Resets steuert.

Hey A.K., hey alle.
Mit dem Puls meine ich einen kurzzeitiges HIGH am T(oggle)-Eingang. Also 
nicht ein dauerhaftes HIGH am Eingang, sondern eben einen PULS.
______|-|_____  <- sowas ;)

Mit der Aussage bezüglich des Takts hatte ich mich auf die Aussage von 
Ingo bezogen. Dessen vorgeschlagener IC hat einen Takteingang, was ich 
bei mir nicht gebrauchen kann, da ich keinen Takt habe/ brauchen kann.

Es muss auch kein T-FF sein, sondern ich suche eine Schaltung aus 
Logikelementen mit folgeneden Anforderungen:

Ich möchte eine Schaltung entwickeln bei der bei jedem ankommenden Puls 
(der zum Beispiel aus einem virtuellen Taster stammen könnte) der 
Ausgang seinen Zustand wechselt:
1-0-1-0-1-...

Das wäre soweit ein T-FF. - Jetzt soll das Ganze aber noch einen 
weiteren Eingang haben mit dem ich den Ausgang definiert auf LOW 
schalten kann. - Den habe ich jetzt einfach mal Reset genennt.

Hoffe, dass ich mich jetzt verständlicher ausgedrückt habe.
- Wenn nicht bitte fragen!

Gruß

>>ich vermute mal der OP meinte ohne einen externen Takt der die Übernahme
der Eingänge/des Resets steuert.<<
@.,.,.,.,.,.,. ganz genau!

Also wäre super wenn wir das "ich-weiß-mehr-als-alle-anderen-getue" 
jetzt mal zurückstellen könnten und der Fokus nochmal auf den Inhalt 
gelegt werden könnte...

Besten Dank dafür!

>>Was du nun am dringensten benötigst ist einen
professionellen Datenblatt-Autor, der den verhassten Takteingang statt
dessen als Pulseingang bezeichnet.<<

Da kann ich nix mehr zu sagen, außer dass man hier wohl versucht die 
Fragenden extra NICHT zu verstehen.

Ich bin raus.

lol.. sorry, aber was anderes fällt mir dazu nicht ein, wenn man ohne 
Ahnung (oder ohne die Fehigkeit eindeutige Fragen zu stellen) solche 
Sprüche reißt.

Außerdem dachte ich, ein T-FF ist ein JK-Flipflop mit Clock-Eingang und 
J- & K-Eingang sind auf dauer-High. Vielleicht kann man da ja mit dem 
Reset-"Taster" einen Takt geben und J auf low schalten? Dann bekommt er 
einen Takt (Impuls ;) ) und hat nur ein High auf dem Kill-Eingang und 
der Ausgang ist auf Low oder irre ich mich da? Siehe Bild.

Es wird viel Falsches über Flipflops geschrieben.
Deshalb ist es auch falsch zu glauben, dass es nur getaktete JK- und 
T-Flipflops gibt.
Um es kurz zu machen, auf meiner Homepage http://www.rs-flip-flop.de 
findet man eine korrekte Analyse der RS-Flipflop-Schaltung und darauf 
aufbauend die Schaltung eines
                nicht getakteten JK-Flipflops ,

      (diese habe ich auch in das deutsche WIKIPEDIA gestellt)

das durch Verbindung der beiden Eingänge zu einem

                nicht getakteten T-Flipflop

wird, dem auch ganz simpel ein Set und/oder Reset-Eingang hinzugefügt 
werden kann.

Klaus-E. Schulz schrieb:

>                 nicht getakteten JK-Flipflops ,
>
>       (diese habe ich auch in das deutsche WIKIPEDIA gestellt)
>
> das durch Verbindung der beiden Eingänge zu einem
>
>                 nicht getakteten T-Flipflop

Ist das aber nicht witzlos, denn dann muss zum togglen doch die 
High-Flanke von J und K exakt gleichzeitig kommen, sodass evtl. 
Leiterbahnlängenunterschiede veranlassen, das zuerst J kommt (Ausgang 
auf eins) dann kommt K und setzt den Ausgang wieder auf 0, jedenfalls 
deinem Diagramm auf deiner HP zufolge.

1. Zu den Beschreibungen der Metastabilität/Instablität des RS-Flipflops 
in der Literatur möchte ich hier keine weiteren Bemerkungen machen. Das 
habe ich auf meiner Homepage  ausreichend getan.

2. JK-Flipflop
Bei RS-Flipflops ist niemand überrascht, dass es hierzu sowohl eine 
ungetaktete als auch eine getaktete Variante gibt. Keiner käme bei dem 
ungetakteten RS-Flipflop, das ja die gebräuchlichste Variante darstellt, 
auf die Idee zu sagen, die Eingänge wären ja nur Vorbereitungseingänge, 
und die Aktivierung darf erst durch ein Taktsignal erfolgen, und deshalb 
ist es eigentlich gar kein RS-Flipflop.

Beim JK-Flipflop muss offenbar erst noch ein Umdenken erfolgen. Bisher 
war nur die getaktete Variante bekannt. Das lag nicht daran, dass die 
ungetaktete Variante keine Daseinsberechtigung hätte. Es lag einfach 
daran, dass man annahm, dass das gar nicht funktionieren kann. Bisher 
war solch eine Variante einfach nicht bekannt.

Es geht auch (sowohl beim RS- als auch JK-FF) nicht darum, die eine 
durch die andere Variante zu ersetzen, jede hat Besonderheiten, die es 
zu nutzen gilt.
Deshalb ist es beim ungetakteten JK-Flipflop eben auch so, dass es in 
den anderen Zustand kippt, wenn für beide Eingänge gleichzeitig J=K=1 
(NOR) gilt.
Wenn erst J=1,K=0 ist, wird es gesetzt, wenn danach J=1 bleibt und K=1 
wird, wird es zurückgesetzt, etc.

Bei dem dargestellten nicht getakteten JK-Flipflop treten zu keinem 
Zeitpunkt Metastabiltäten/Instabilitäten auf!

3. Realisierung der ursprünglich gewünschten Lösung
Ich hoffe aber, dass alle mit mir übereinstimmen, dass dieses nicht 
getaktete JK-Flipflop die Lösung der ursprünglichen Aufgabenstellung, 
die diese Diskussion hervor rief, ermöglicht, indem beide Eingänge 
einfach miteinander verbunden werden und das 'letzte' RS-Flipflop 
zusätzlich einen Reset-Eingang erhält.

Sollte jemand diese Schaltung simulieren wollen, dann ist darauf zu 
achten, dass die verschiedenen RS-Flipflopps selbst durch rückgekoppelte 
NOR-Gatter dargestellt werden sollten. Ich kenne ein paar 
Simulationsprogramme, in denen die RS-Flipflop-Bausteine falsch 
programmiert sind.

Peter Dannegger schrieb:
> Aber es wird eh keiner mehr neue TTL/CMOS-Logik ICs entwickeln oder CPLD
> Macrozellen umdesignen. Daher ist das Erfinden neuer FF-Arten ne rein
> akademische Übung ohne jeden praktischen Effekt.

Wer sich meine Homepage ansieht wird erkennen, dass es mir primär nicht 
um die "Erfindung einer neuen FF-Art" ging. Dieses nicht getaktete 
JK-Flipflop ist ein Anwendungsbeispiel für Erkenntnisse, die aus dem 
vorher Dargelegten hervorgingen. Und da müsste eigentlich jeder 
Techniker einen erheblichen praktischen Nutzen erkennen.
Sogar die einfache Lösung des hier behandelten Problems ist damit 
möglich.
Klaus-E.



A. K. schrieb:
> Ganz so akademisch ist die Sache nicht. Wenn es wirklich mal jemandem
> gelänge, ein getaktetes Flipflop gänzlich ohne Metastabilität zu
> entwickeln, dann hätte das durchaus Konsequenzen. Ich fürchte bloss,
> dass man sich hier ziemlich schnell im Universum der
> Perpetuum-Mobile-Erfinder wiederfindet.

Vermute ich richtig, dass es sich hier um einen Schreibfehler handelt 
und von nicht getakteten Flipflops die Rede ist?
Wenn ja, dann ist eben dieses beschriebene nicht getaktete JK-Flipflop 
die Lösung, die in keinem Detail und in keinem Moment auch nur einen 
Hauch von Metastabilität/Instablität zeigt.
Klaus-E.

Klaus-E. Schulz schrieb:
> Wenn erst J=1,K=0 ist, wird es gesetzt, wenn danach J=1 bleibt und K=1
> wird, wird es zurückgesetzt, etc.

Das ist doch das, was ich meinte. Wenn die Transistoren in 10ns 
Schalten, muss das Highsignal zum Togglen innerhalb der 10ns an J UND an 
K ankommen. Ich weiß jetzt aber nicht auswendig, welche Länge der 
Leitung das ist. Ich weiß nur, dass bei einer Peilantenne die Kabel zu 
den einzelnen Antennen höchstens 1 cm unterschied haben sollte, weil man 
sich sonst n Wolf peilt^^

Klaus-E. Schulz schrieb:
> Ich hoffe aber, dass alle mit mir übereinstimmen, dass dieses nicht
> getaktete JK-Flipflop die Lösung der ursprünglichen Aufgabenstellung,
> die diese Diskussion hervor rief, ermöglicht

Genauso wie ein JK-RS-Flipflop. JK auf 1, Set auf 0 und dann ist Clock 
der Toggle-Puls-Eingang und Reset der Reset-Eingang. Oder was den 
Set-Eingang spart, der 7473, negierter Clear-Eingang, J&K auf High und 
dann hat man Clock und Clear zum steuern. Ist doch bedeutend einfacher, 
als sich ein neues Flipflop zu bauen.

Das hab ich noch vergessen: Worüber ich mich wundere ist, dass es kein 
74er oder 40er Bauteil gibt, das nur ein T-Flipflop ist. Ich wollte mal 
ein paar T-Flipflops haben, aber sowas wie ein 8-Pinner der Vdd/GND und 
2 bzw. 3 T-FFs hat oder ein 18-Pinner, der Vdd/GND und 8 T-FFs hat, habe 
ich nicht gefunden. Ist ja ansich nur der Toggle-Eingang und der 
Togglende Ausgang. Quasi wie ein Buffer oder Inverterbaustein. Ein Pin 
Eingang und der gegenüber ist der Ausgang.
Aber es gibt nur große ICs, die 1 oder 2 JK-FFs drinne haben.

A. K. schrieb:
> Allenfalls im Rahmen der viel später hinzukommenten single gate ICs wäre
> eine Version mit nur einem T-Flipflop zu erwarten.

Die waren ja lahm damals^^

Neue Bauteile werden auch nicht mehr gemacht oder?

Peter Dannegger schrieb:
> Deine komische Schaltung ist ja auch getaktet, sie hat sogar 2
> Takteingänge. Was durchaus zu Problemen führen kann, wenn man beide
> gleichzeitig taktet. Deshalb haben sich in der Praxis Schaltungen mit 2
> Takteingängen nicht durchgesetzt.

Es ist wichtig zu unterscheiden, wo die Flanken auftreten. Es können die 
Flanken eines Taktsignales sein oder die Flanken an den Eingängen. Das 
ist ein Unterschied. Eine Flankensteuerung am Eingang macht diesen noch 
nicht zu einem Takteingang. Mit einem Takt soll ja eine synchrone 
Arbeitsweise erreicht werden. Sieh' es aber ruhig wie Du willst. Trotz 
Deiner Bedenken bei "2-Takteingängen" - diese "komische" Schaltung 
arbeitet absolut korrekt und zuverlässig, auch wenn die Schaltung mit 
unterschiedlich schnellen Bauelementen aufgebaut wird und beide Eingänge 
miteinander verbunden werden. Du würdest sagen "...auch wenn beide 
Eingänge gleichzeitig getaktet werden". Insofern erhält das Wörtchen 
"komisch" eine ganz spezielle und überhaupt nicht komische Bedeutung.

Peter Dannegger schrieb:
> Die Bedenken sind real. Gehe mal davon aus, daß die Eingänge nicht
> galvanisch verbunden sind (sonst hätte man es ja gleich intern tun
> können).
> Dann werden zwischen den Flanken Laufzeitunterschiede auftreten und bei
> einem bestimmten Wert fängt Deine Schaltung an zu spinnen.

Was heißt spinnen?
Sind die Zeitunterschiede zweier an J und K liegender Signale kleiner 
als theoretisch etwa max 3 Gatterschaltzeiten (Diese Zeit könnte 
praktisch noch  vergrößert werden), so werden sie von der Schaltung noch 
als "gleichzeitig" gewertet und es erfolgt eine Ausgangsänderung.
Ist der Laufzeitunterschied größer, dann werden die beiden Signale als 
nacheinander ankommend erkannt und auch entsprechend korrekt 
verarbeitet.
Ich kann dabei kein spinnen erkennen.
Solltest Du mit spinnen genau den Punkt meinen, an dem die Entscheidung 
fällt zeitgleich oder nicht zeitgleich, so dass evtl. nicht klar ist wie 
der Ausgang reagiert (einmal oder zweimal wechselnd bei kontinuierlicher 
Eingangssignalfolge), dann wäre dass eine rein theoretische Diskussion, 
weil es sinnlos ist, diesen Wert genau erfassen und berücksichtigen zu 
wollen.

Klaus-E.

Da auf meinen letzten Eintrag keine Reaktionen mehr folgten, halte ich 
es für angebracht, zu einigen Punkten eine für mich abschließende 
Stellungnahme abzugeben:

1. Zunächst wäre es zu begrüßen, wenn in der Zwischenzeit einige 
Diskussionspartner sich mit meiner auch als "komisch" bezeichneten 
Schaltung 
(http://www.rs-flip-flop.de/index.php?page=iig&zoom=1&opened=hit) 
befasst hätten. Denn es ist immer gut, wenn man weiß worüber man 
diskutiert(e). Immer wieder stelle ich fest, dass Diskussionen ohne 
Kommentar abgebrochen werden. Schade, dass man in solch einem Fall nie 
weiß, gingen dem Anderen nur die Argumente aus, oder hat er es 
verstanden, oder...

2.
Peter Dannegger schrieb:
> T-, JK-, D-, synchrones RS-FF müssen immer einen Takteingang haben,
> basta.

Das sind zündende Argumente!
So wie i.A. von (einem) Takteingang gesprochen wird, so wird damit ein 
separater Takteingang gemeint, der eine synchrone Arbeitsweise zur Folge 
hat. Gibt es diesen nicht, dann arbeitet die Schaltung asynchron.
Meine "komische" Schaltung hat dieses separate Taktsignal nicht, 
arbeitet also asynchron und funktioniert wie ein ein JK-Flipflop ohne 
separaten Takteingang. Damit ist es auch unabhängig von Deinem Willen 
ein asynchrones JK-Flipflop.

Peter Dannegger schrieb:
> Klaus-E. Schulz schrieb:
>> Bei RS-Flipflops ist niemand überrascht, dass es hierzu sowohl eine
>> ungetaktete als auch eine getaktete Variante gibt.
>
> Das ist Quatsch.
>
> Das ungetaktete RS-FF kann nicht viel, es ist quasi nur eine
> Grundschaltung, aus der alle anderen komplexen FFs zusammen gebaut sind.
> Daß es trotzdem als FF bezeichnet wird, liegt daran, daß es eine gewisse
> Bedeutung erlangt hat. Es läßt sich statisch (durch Pegel) setzen und
> rücksetzen, ist also quasi ein 1-Bit-Speicher.
> Aber zählen kann es z.B. nicht.

Überlegst Du eigentlich vorher, bevor Du so etwas schreibst?

Peter Dannegger schrieb:
> Deine komische Schaltung ist ja auch getaktet, sie hat sogar 2
> Takteingänge. Was durchaus zu Problemen führen kann, wenn man beide
> gleichzeitig taktet. Deshalb haben sich in der Praxis Schaltungen mit 2
> Takteingängen nicht durchgesetzt.

"Komisch" ist etwas, dessen Wesen oder Funktion einem fremd ist. Ich 
hoffe, heute findest Du die Schaltung nicht mehr komisch, sondern hast 
Dich inzwischen mit ihrer Wirkungsweise auseinandergesetzt. Dann muss 
Dir aber auch klar geworden sein, dass diese Schaltung einwandfrei 
funktionieren muss, insbesondere auch dann, wenn sie als T-Flipflop 
arbeitet.
Was Taktsignale betrifft, halte ich Deine Definition nicht für sehr 
sinnvoll, sondern für irreführend. Aber ich habe daraus gelernt, dass 
ich mich konkreter ausdrücken muss. Ich habe deshalb in meinen Beiträgen 
(Homepage und Wikipedia) entsprechende Änderungen vorgenommen. Ich weise 
darauf hin, dass kein separates Taktsignal benötigt wird und das das FF 
asynchron arbeitet.

Peter Dannegger schrieb:
> Du mußt nicht glauben, daß vor Dir alle Schaltungsentwickler nur Idioten
> waren. Die haben sich die Grundschaltungen sogar weitaus gründlicher
> überlegt.

Ich habe diese Schaltungen bereits 1982 entwickelt. Dabei habe ich gegen 
eine "Weisheit" aller Schaltungsentwickler verstoßen, in dem ich zeigte, 
dass es Unsinn ist, den Zustand des RS-FFs bei bei R=S=1 (NOR) als 
instabil/metastabil oder verboten zu bezeichnen. Ich glaube trotzdem 
nicht, dass alle Schaltungsentwickler vor diesem Zeitpunkt Idioten 
waren. Sie haben nur über bestimmte Aussagen nicht weiter nachgedacht, 
haben sich damit nicht auseinandergesetzt. Etwa ab 2000 habe ich mich in 
Bibliotheken und im Internet über der aktuellen Stand kundig gemacht. In 
den Grundlagen gab es keinerlei Veränderungen/Fortschritte gegenüber 
1980. Etwa ab 2003 versuchte ich im Internet ab 2007 u.a. im deutschen 
und englischen Wikipedia eine Korrektur der überholten Auffassung zu 
erreichen (schau Dir die Diskussionsbeiträge dazu im Wiki-Archiv an). 
Ohne Erfolg, aber mit dem Ergebnis, dass ich eine eigene Website 
(http://www.rs-flip-flop.de) diesem Thema widmete. Und siehe da, 
plötzlich musste man bei Wikipedia reagieren.(Mehr dazu auf meiner 
Homepage). Ich halte es jedoch für äußerst problematisch, mit welcher 
Energie von einigen Schaltungsentwicklern überholte Ansichten vertreten 
wurden und werden.

Der 2. zitierte Satz, sofern Du "weitaus gründlicher" auf mich beziehen 
willst, wäre so falsch wie die Behauptung, dass 1+1=3 sei. Das müsste 
Dir klar werden, wenn Du Dir versuchst vorzustellen, wie kompliziert es 
ist, diese fertige Schaltung nicht nur zu analysieren, sondern zu 
entwickeln.

A. K. schrieb:
> Zum RS-Flipflop und der dort skizzierten Thematik der Metastabilität:
> Dass der Zustand R=aktiv/S=aktiv in der bekannten NAND- oder
> NOR-Implementierung stabil ist, das steht ausser Frage.

Du sprichst große Worte gelassen aus. Seit 30 Jahren "kämpfe" ich darum, 
dass das so endlich auch zur Kenntnis genommen wird. Bis vor einem 3/4 
Jahr  hatte (ausgenommen "Das Elektronikkompendium") keiner auf meine 
Hinweise reagiert bzw. diese empört zurückgewiesen. Einige haben es 
sicher auch nicht verstanden. Schau` mal in Foren, wo Wissende Fragenden 
z.B an Hand eines Wippenmodels  die Instabilität bei R=S=1 (NOR) 
veranschaulichen. Diese "Wissenden" machen einen Fehler, sie ordnen eine 
(von 3 möglichen) Folge-Eingangsbelegungen (R=S=0 (NOR)) der 
Wahrheitstabelle bei R=S=1 zu.
Schau Dir digitale Simulationsprogramme an. Hier spiegelt sich das alles 
wider. Ich habe 2 Programme vor etwa 4 Wochen getestet. Bei beiden wurde 
der RS-FF-Baustein so programmiert, dass R=S=1 keinerlei 
Ausgangsveränderung verursachte, also realitätsfremd.

3. Ein Hinweis bei Verwendung von Simulationsprogrammen.
Auf eine mögliche fehlerhafte Programmierung von RS-FF-Bausteinen hatte 
ich schon hingewiesen.

Mir ist eine weitere Besonderheit bei 2 getesteten Simulationsprogrammen 
aufgefallen:
Baut man ein RS-FF korrekt aus 2 NOR-Gattern auf und setzt vor die 
beiden Eingänge (R bzw. S) folgende Verknüpfung:
Das Setz- und Rücksetzsignal gehen an ein XOR-Gatter.
Die AND-Verknüfung des Setzsignals mit dem Ausgang des XOR-Gatters geht 
an den S-Eingang des RS-FFs.
Die AND-Verknüfung des Rücksetzsignals mit dem Ausgang des XOR-Gatters 
geht an den R-Eingang des RS-FFs.

Werden jetzt Setz- und Rücksetzsignal auf 1 gesetzt, dann gilt nach 
kurzer Zeit R=S=0 (wegen der XOR-Verknüpfung). Das RS-FF müsste also 
einen stabilen Endzustand einnehmen. Das tat es in diesen Fällen aber 
nicht. Es setzte ein wildes endloses Kippen mit der 
(Simulations-)Grenzfrequenz ein.