Hallo zusammen, während hier im Forum häufig die MOSFETs zu langsam sind, habe ich nun genau das gegenteilige Problem :) - der eingesetzte MOSFET ist wohl erheblich zu schnell. http://www.infineon.com/dgdl/IPW60R099CP_rev2.1.pdf?folderId=db3a304412b407950112b408e8c90004&fileId=db3a304412b407950112b42ca4c24745 Meine Anwendung ist eine klassische Halbbrücke mit zwei MOSFETs in Reihe und einem Halbbrücken-Gatetreiber bei 400V Zwischenkreisspannung. Die parasitären Induktivitäten habe ich versuch niedrig zu halten - ganz optimal ist der Aufbau nicht. Für eine weichschaltende Anwendung ist mir die niedrige Coss des ausgewählten MOSFET sehr recht. Problem macht nur die Schaltgeschwindigkeit. Wenn man in das DB schaut, dann sieht man bei 400V und 18A Id eine Fallzeit von 5ns => d.h. sportliches dU/dt von 80V/ns oder 80kV/µs. Das hält der Gatetreiber leider nicht aus (rating < 50V/ns) und zerstört sich und seine Nachbarn regelmäßig. Eine Erhöhung der Gatewiderstände habe ich versucht, halte ich nicht für so sinnvoll. Kann man die Gate-Kapazität erhöhen um ein langsameres Schalten zu ermöglichen? Oder habt ihr noch andere Vorschläge?
Wieso hält der Gatetreiber das nicht aus? Dem ist doch das dU/dt von V_DS egal. Ich denke Du hast ein anderes Problem im Design bzw. Schutzbeschaltung. Die Gatekapazität kannst Du mit einem C vergrößern, aber wer will das schon. Ein größerer Gatewiderstand hat den selben Effekt.
Sebastian schrieb: > Wieso hält der Gatetreiber das nicht aus? Dem ist doch das dU/dt von > V_DS egal. Für den Low-Side Schalter im Gatetreiber stimmt das schon, der Highside Schalter jedoch sitzt auf dem springenden Potential um das obere Gate anzusteuern. Die üblichen Hersteller wie IRF oder Fairchild setzten einen Level-Shifter ein, um das Steuersignal vom low-side Potential auf die heisse Seite zu übersetzen. Dieser Levelshifter macht ab einem bestimmten dU/dt nur noch murks. Ein sehr hohes dU/dt sorgt außerdem dafür, dass an den parasitären Induktivitäten auch ein schnelles dI/dt auftritt, was zu einer potentailmäßigen Verschiebung führt. Und letztens, ein sehr hohes hU/dt macht auch Störungen wie Sau (EMV). Besser ist es manchmal, die Geschwindigkeit kontrolliert zu reduzieren.
Hallo Michael, ich muss Sebastian zustimmen. Der MOSFET muss so schnell wie möglich schalten um die Schaltverluste zu minimieren. Er wird in der Regel sowieso durch die Beschaltung gebremst. Der Trafo selber stellt ein Parallelschwingkreis dar. Seine Resonanzfrequenz bestimmt letztlich das maximal mögliche di/dt. Bei Simulationen mit LTSpice habe ich aber ein anderes Problem erkannt das in der Realität nur gemindert auftritt aber eben doch eine Rolle spielen dürfte. Das sind Spikes die irre hohe Werte (>100A bis >1KA) annehmen können. Da helfen Dämpfungsperlen, Ferrit-Beads. http://www.reichelt.de/?ACTION=3;ARTICLE=7110;PROVID=2402 Ein gutes Bespiel dazu findest Du hier. http://focus.ti.com/lit/ml/slup083/slup083.pdf Also, nicht den MOSFET langsamer machen, sondern mit Dämpfungsperlen die Peripherie des MOSFET etwas bremsen. Gruss Klaus.
Klaus Ra. schrieb: > lso, nicht den MOSFET langsamer machen, sondern mit Dämpfungsperlen die > Peripherie des MOSFET etwas bremsen. Was ist denn eine Dämpfungsperle auf der Gateleitung denn sonst, als eine Form die Ansteuerung langsamer zu machen? Zudem bilden das L mit der Gatekapazität einen Serienschwingkreis (zgegebenermaßen bei hohen Frequenzen) mit nicht ausufernder Güte. Jedenfalls kann dies doch zu einer Erhöhung der Spannungsspitzen am Gate selbst sorgen. Verschlimmbessert man die Situation nicht?
Hallo Michael, ich sagte doch, der MOSFET sollte so schnell schalten wie möglich. Deshalb muss die Ansteuerung des Gates optimal erfolgen. Ein Gate-Widerstand sollte dabei dafür sorgen das der zulässige Gate - Lade/Entladestrom eingehalten wird. Die Ferritperle wird über dem Drain platziert. Siehe Schaltung in: http://focus.ti.com/lit/ml/slup083/slup083.pdf Ich habe mal als besseres Beispiel einen Auszug meiner Schaltung eines Halbrückenwandlers hochgeladen. L6 und L7 sind Ferritperlen mit 100 nH, 10 mOhm und Z = 62,8 Ohm bei 100 MHz. Die Parallelwiderstände R14 und R10 optimieren dabei den Schaltvorgang. Ansonsten müsste die Induktivität verringert werden. Aber die Auswahl an Ferritperlen ist ja begrenzt. L8 ist Teil eines Übertragers der den Strom misst. Ansonsten würde man dort ggf. auch eine Ferritperle einsetzen. Für die Beschaltung des Gates habe ich nur einen Widerstand eingesetzt. Widerstand/Diode - Kombinationen brachten in meiner Simulation keine sichtbaren Verbesserungen. An sich ist das aber schon eine Wissenschaft für sich. Gruss Klaus.
Hallo, Michael O. schrieb: > sportliches dU/dt von 80V/ns oder 80kV/µs. 80kV/µs - so du sie erhältst, sorgen mit Sicherheit dafür, dass das Gerät keine EMV-Prüfung besteht. Klaus Ra. schrieb: > ich sagte doch, der MOSFET sollte so schnell schalten wie möglich. Um die Schaltverluste zu minimieren sicherlich. Jedoch ist in vielen Fällen die Verlustleistung gar nicht das Problem, die kann man über einen ausreichend groß dimensionierten Kühlkörper abführen, sondern die Pegel im leitungsgebundenen und abgestrahlten Störspektrum. Letztendlich wird man immer einen Kompromiss aus Schaltverlusten und EMV-Störungen finden müssen. Wir schalten vor das Gate des MOSFETS eine zusätzliche Kapazität, um die Schaltflanken flacher zu machen. Wir stellen ein du/dt von <15kV/µs ein, bei den großen IGBTs zur Motorsteuerung sind es eher 5kV/µs.
>Letztendlich wird man immer einen Kompromiss aus Schaltverlusten und >EMV-Störungen finden müssen. Richtig! Immer nur so schnell wie nötig und so langsam wie möglich. Kai Klaas
Hallo, ein IRFP460 ist ja noch nicht so irre schnell wie der von Michael benutzte IPW60R099CP. Aber auch hier würde ich sagen das Dämpfungsperlen oder Ferrit-Beads in Verbindung mit einem Widerstand den Impulsverlauf des zu schaltenden Stromes wirksam verbessern können. Ich hatte zumindest Überschwinger zurückführen können und somit ein paar Oberwellen mehr gedämpft. Die DS-Spannung des MOSFET fällt zwar dabei schneller, das kommt dem MOSFET zu Gute, es ist doch aber der relativ starke Strom der die Störungen erzeugen würde und der ist zumindest etwas bedämpft. Gut, das geht auch in dem man das Gate "langsamer" macht. Aber damit erhöht man die Verlustleitung des MOSFETs. Zumindest in der Simulation mit LTSpice haben die Beads eine deutliche Wirkung. Die Kapazität des DS-Übergangs sorgt für Spikes im Kilo-Ampere-Bereich. Die haben zwar nur einige Pico-Sekunden Dauer aber immerhin. Klar, ich weiss das diese Stromspitze nur deshalb so extrem ausfällt weil das Modell idealisiert ist und nicht die realen Parasitären genügend berücksichtigt. Ich denke für die hier beschrieben Zwecke sind Beads effektiv und eine gute Lösung. Gruss Klaus.
Hallo, ich hatte mit solchen Schaltungen auch schon zu tun... Auch bei mir war es so, das es häßliche Stromspitzen beim Schalten gab. Leider arbeite ich nicht mehr an diesem Projekt, nachträglich ist mir eventuel dazu eine Lösung eingefallen. Die Schaltfolge bei meiner Halbbrücke war: 1. Beide Mosfet sind gesperrt 5us 2. Oberere Mosfet leitet 5us 3. Beide Mosfet sind gesperrt 5us 4. Unterere Mosfet leitet 5us usw. Bei den Übergängen von 1-2 und 3-4 hatte ich eine häßliche Stromspitze. Leider kann ich nicht mehr ausprobieren, ob es geholfen hätte, die Ansteuerung der Mosfet's so zu modifizieren, das die Mosfets eine negative Vorspannung zum Sperren bekommen hätten. Bei den Übergängen von 2-3 und 4-2 hatte ich hübsches Hochfrequentes Schwingen. Workaround war die Parallelschaltung eines R-C-Gliedes an Source und Drain. (2,2nF und 100R 9W)
Hallo avion23, ein zu grosser Gate-Vorwiderstand verlangsamt das Entladen der Gate-Kapazität in unnötiger Weise. Und langsame Schaltvorgänge erhöhen die Verluste. Der Entladestrom muss sich aber in den zulässigen Grenzen bewegen. Beim Gate-Vorwiderstand ist zu gross und zu klein eben nicht empfehlenswert. Oktoberfestbesucher hat recht. RC-Glieder an passender Stelle vermeiden so manche Schwinger. Gruss Klaus.
Infineon CP sind von der äußeren Beschaltung/Layout zur Ansteuerung extrem kritisch und zwar an allen drei Anschlüssen. Die parasitics machen mit dem MOSFET, was sie wollen, falls nicht alles exakt stimmt. Und wenn es dann noch einer ist mit extrem niedrigen RDSon, wie hier, gilt das noch einmal mehr. @Michael Muss es wirklich ein so hochgezüchteter MOSFET sein? Es gibt bedeutend einfacher zu beschaltende Teile am Markt. Was sind Deine Anforderungen?
Alles klar, bei Infineon gibt es ein Datenblatt zur grundsätzlichen Handhabung der CP-Serie. http://www.infineon.com/dgdl/Aplication+Note+CoolMOS+CP+%28+AN_CoolMOS_CP_01_Rev.+1.2%29.pdf?folderId=db3a304412b407950112b408e8c90004&fileId=db3a304412b407950112b40ac9a40688 Das hat mir schon sehr geholfen. Marcus schrieb: > Muss es wirklich ein so hochgezüchteter MOSFET sein? Es gibt bedeutend > einfacher zu beschaltende Teile am Markt. Was sind Deine Anforderungen? Ich brauche einen hohen Wirkungsgrad ( >93%) im Punkt maximaler Leistung. Daher habe ich mich für eine weichschaltende Topologie entschieden. Ich benötige den niedrigen Rds,on der Infineon-Bausteine. Allerdings befürchte ich, dass die CP-Serie mit ihrer langsamen ReverseRecovery Zeit der Body-Diode einen guten Teil Verluste produziert. Das resonante Einschalten klappt schon recht gut, Ausschalten mit der im Application-Note gezeigten Gate-Ansteuerung ist auch schnell. Bisher hatte ich wie beschrieben das Problem, dass der Gatetreiber murks machte. => Bevor ich eine Ferritperle am Gate eingefügt und den Gatewiderstand erhöht habe, sah ich gelegentlich am Gate der CPs eine Sinusspannung von 80Vpp mit 250MHz - schluck. Kein Wunder dass die geknallt sind.
@Michael O. > ... > Daher habe ich mich für eine weichschaltende Topologie entschieden. > Ich benötige den niedrigen Rds,on der Infineon-Bausteine. Allerdings > befürchte ich, dass die CP-Serie mit ihrer langsamen ReverseRecovery > Zeit der Body-Diode einen guten Teil Verluste produziert. Soweit ich weis, darf man die CP-Serie gar nicht für weich schaltenede Applikationen verwenden. Schau dir mal das hier an, Seite 7: http://www.st.com/internet/com/TECHNICAL_RESOURCES/TECHNICAL_LITERATURE/APPLICATION_NOTE/CD00171347.pdf Die CP-Typen sind hier anscheinend besonders empfindlich... > Wenn man in das DB schaut, dann sieht man bei 400V und 18A Id eine > Fallzeit von 5ns => d.h. sportliches dU/dt von 80V/ns oder 80kV/µs. Das > hält der Gatetreiber leider nicht aus (rating < 50V/ns) und zerstört > sich und seine Nachbarn regelmäßig. Die Fall-Time ist eine Angabe, wie schnell der Strom abgeschaltet wird. Wie schnell die Spannung dann ansteigt, hangt von der Mosfet-Kapazität ab. Die Fall-Time des Transistors spielt da keine große Rolle. Hast du das du/dt mal gemessen, ob es tatsächlich so groß ist? > Das hält der Gatetreiber leider nicht aus (rating < 50V/ns) und zerstört > sich und seine Nachbarn regelmäßig. Wurden die Mosfets dabei auch zerstört? Im Normalfall geht der Gate-Treiber durch ein zu hohes du/dt nicht kaputt. Oft ist es aber so, dass der high side Mosfet durch das hohe du/dt ungewollt eingeschaltet wird, was dann zu einem Defekt im Mosfet führt. Für so eine Anwendung würde ich eher einen Mosfet aus der C6-Familie oder der CFD-Familie empfehlen. Vor allem die C6 haben den Vorteil, dass sie vom Schaltverhalten recht "gutmütig" sind.
Sobald die Body-Diode ernsthaft genutzt werden soll, muss es ein CFD sein. Die Body-Diode des CP ist genauso schlecht wie die des C6. Denn der C6 ist innendrin ein CP, ergänzt um einen integrierten Gatewiderstand.
Marcus schrieb: > Die Body-Diode des CP ist genauso schlecht wie die des C6. Denn > der C6 ist innendrin ein CP, ergänzt um einen integrierten > Gatewiderstand. Gatewiderstand: IPW60R045CP 1,3R IPW60R041C6 0,7R Passt irgendwie nicht zusammen- wie kommst du zu deiner Aussage?
> Die Body-Diode des CP ist genauso schlecht wie die des C6. Das würde ich so nicht sagen. Die haben beide eine relativ große Recovery-Zeit, aber Infineon screibt in der Produktbeschreibung für die C6-Baureihe "high body diode ruggedness" http://www.infineon.com/dgdl/600V_CoolMOS_C6_E6-pb.pdf?folderId=db3a3043156fd5730115939eb6b506db&fileId=db3a304320d39d590121ca3c002f00db Beim CP steht dazu nicht, aber im Datenblatt ist folgender Satz: CoolMOS CP is specially designed for: • Hard switching SMPS topologies for Server and Telecom Das verstehe ich so, dass die Body-Diode im C6 zwar nicht besser (also nicht schneller) ist, aber robuster. Deshalb sollte man beim CP die Diode am besten gar nicht verwenden, beim C6 geht es. Der CFD ist natürlich noch besser, dafür hat man dort einen größeren Duchlasswiderstand.
Johannes schrieb: > Schau dir mal das hier an, Seite 7: Vielen Dank - das war in etwa auch was ich bisher zusammengetragen habe bzw. befürchtet habe. Die CPs sind offensichtlich so ratten schnell (bis auf die Diode) dass eine kapazitives Übersprechen des Drain-Signals auf das Gate zu katastrophalen Ergebissen führt. Die C6 Serie scheint im Hinblick auf die Kontrolle des Schaltverhaltens getrimmt worden zu sein, nachdem die CP Serie doch etwas unberechenbarer ist. Für meine Anwendung werde ich es mit den CFD-Serie ausprobieren. Was hilft ein ultra-niedriger Rds,on wenn ich massig ReverseRecovery Verluste in der Diode erhalte?? Eine passende Diode mit niedriger Uf zum MOSFET parallelschalten wird sicher auch nicht die Lösung sein (Kosten / Platz).
... schrieb: > Marcus schrieb: >> Die Body-Diode des CP ist genauso schlecht wie die des C6. Denn >> der C6 ist innendrin ein CP, ergänzt um einen integrierten >> Gatewiderstand. > > Gatewiderstand: > IPW60R045CP 1,3R > IPW60R041C6 0,7R > > Passt irgendwie nicht zusammen- wie kommst du zu deiner Aussage? Die Aussage ist von der TU Ilmenau auf der PCIM 2010. In den Extremen mögen noch andere Änderungen eingeflossen sein, aber im Bereich von "vernünftigen" RDSon stimmt das schon so: IPW60R165CP 1.9R IPW60R199CP 2.0R IPW60R190C6 8.5R Beim entsprechenden E6 ist hingegen wieder ein kleinerer RG drin, er ist also wiederum etwas schneller.
Hi, aus aktuellem Anlass: 1. kann ich nicht nur bestätigen, dass die CP-Typen quasi unberechenbar sind 2. ist der Unterschied zwischen CP und C6 deutlich mehr als nur ein integrierter Gatewiderstand. Der C6 hat z.B. eine auf dem Chip selber integrierte, künstlich erhöhte Miller-Kapazität, weil der CP offenbar so schnell ist, dass jeglicher, extern zugeschalteter Miller-Kondensator zur dU/dt-Begrenzung wirkungslos ist (wegen der Bonddrahtinduktivität?). Der C6 hat außerdem ein ganz anderes Verhalten der Ausgangskapazität Coss bezogen auf die Drain-Source-Spannung. Der CP hat da bei ca. 60...80V richtiggehend einen "Knick" in der Kurve, während der C6 eine weiche Kurve hat. Schaut Euch den Verlauf von Coss mal an. Die CP sind Mordsinstrumente für alles, was ihnen in die Quere kommt, z.B. so Dinge wie High-Side-Gate-Teiber-ICs o.ä. Bitte nehmt es mir nicht übel, dass ich diesen alten Thread nochmal aufwärme, aber ich habe da gerade selbst übelste Erfahrungen machen müssen. (Btw. hat vielleicht doch noch jemand einen Tip?) Hier: Beitrag "MOSFET-Halbbrücke: Hilfe, es klingelt!" Gruß, Stefan
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.