mikrocontroller.net

Forum: FPGA, VHDL & Co. Wie programmiere Ich den Altera Cyclone EP1C6


Autor: J. S. (nostre)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

Ich hab mir auf eBay den FPGA Altera Cyclone EP1C6 gekauft und wollte 
mit FPGA's anfangen(Ich bin noch blutiger Anfänger komme aus der 
Softwareentwicklung). Bei dem Gerät war ein Netzteil und ein USB Kabel 
sonst nichts dabei, Ich hab mir darauf hin auf Altera die Quartus II 
Software heruntergeladen und mal ein Beispiel compiliert und wollte es 
dann auf den FPGA programmieren/übertragen lassen.

Mein Problem ist Quartus II findet die Hardware nicht. Brauch Ich noch 
extra eine Hardware oder geht das mit dem mitgelieferten USB Kabel ?.

Windows Gerätemanager findet auch nichts getestet unter Win XP und WIn 
7.

Wäre schön wenn einer einen Tip hätte.

mfg

JS

Autor: Florian V. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
War bei dem Gerät keine brauchbare Doku dabei? Da sollte sowas 
eigentlich drinstehen. Ob das Board einen USB-Blaster Clone mit auf der 
Platine hat. Oder ob es vielleicht schon eine Art Bootloader in der 
aufgespielten Firmware hat, die einem über RS232 (oder bei größeren 
Evalboards auch Ethernet) erlaubt, ein Image runterzuladen. Was sagt der 
Schaltplan des Boards?

Wenn das wirklich alles nichts bringt, brauchst Du einen ByteBlaster II 
(Parallel) oder USB-Blaster. Evtl auch als Nachbau. Der wird dann mit 
dem JTAG-Port verbunden und so das FPGA geladen.

Autor: J. S. (nostre)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Es war nichts an Doku dabei:

Altera Cyclone EP1C6T144 FPGA Development Board

Eigenschaften:

- FPGA Chip: Cyclone EP1C6TC144,
- 4MB EPCS4 Configurationsflash
- 128KB SRAM
- VGA(8 Bit Output)
- RS232(9 Bit)
- DM9(female, DCE)
- PS2 Mouse und Tastatur
- 8 7-Segment LED Anzeige
- 8 LEDs
- 4 Tasten
- 1 LED für FPGA-Konfiguration
- 22-Pin Connector
- JTAG und AS Programming mode
- Spannungversorgung: USB; 5V DC Adapter
- 1 Power-LED
- Abmessung: 105 x 148,5mm

Lieferumfang
- Cyclone EP1C6TC144 Board
- USB Kabel
- 2 Perspex
- 5V DC Adapter

Autor: Florian V. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich lese in der Artikelbeschreibung "Schaltplan und weitere Unterlagen 
des Boards werden per Email zugeschickt." Zumindest wenn ich mal kurz 
Google mit dem Boardnamen bemühe und die erste Ebay Fundstelle anklicke.

Also den Verkäufer anschreiben und um Unterlagen bitten...

Wenn ich den Text "Spannungsversorgung: USB" lese, kommt mir der 
Verdacht, dass da vielleicht wirklich nur die Spannung abgezapft wird.

Autor: J. S. (nostre)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Florian V. schrieb:
> Ich lese in der Artikelbeschreibung "Schaltplan und weitere Unterlagen
> des Boards werden per Email zugeschickt." Zumindest wenn ich mal kurz
> Google mit dem Boardnamen bemühe und die erste Ebay Fundstelle anklicke.

hab dem Verkäufer gerade eine email geschrieben.

>
> Also den Verkäufer anschreiben und um Unterlagen bitten...
>
> Wenn ich den Text "Spannungsversorgung: USB" lese, kommt mir der
> Verdacht, dass da vielleicht wirklich nur die Spannung abgezapft wird.

Wenn Ich den FPGA nur per USB Kabel anschliesse geht er nicht an, nur 
mit dem Netzteil.

Autor: Tom Nachdenk (tom-nachdenk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ist das nicht das Board nach dem hier erst kürzlich gefragt wurde? Das 
wird von verschiedenen Verkäufern angeboten, bei ebay und alibaba und 
zumindest ein Anbieter hat in der Artikelbeschreibung auch einen Link 
auf den Schaltplan.
USB ist bei dem Board in der Tat nicht zum programmieren geeignet, es 
ist einfach keine entsprechende Hardware vorhanden, evtl. sind die 
beiden USB-Datenleitungen an den Cyclone geführt, wenn ich mich recht 
erinnere gabs sowas auch bei Elektor-FPGA-Board, um einen USB-Core im 
FPGA zu realisieren. Aber keine Gewähr dafür.
Du wirst also noch ein Programmierkabel benötigen.

Autor: J. S. (nostre)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich hab das Teil eben gekauft: 
Ebay-Artikel Nr. 270648004042 
bin mal gespannt ob es dann klappt :).

Autor: Harald Flügel (hfl)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wow, wo hast Du denn das Teil ausgegraben? Direktimport aus China?

J. S. schrieb:
> Ich hab mir auf eBay den FPGA Altera Cyclone EP1C6 gekauft

Eine Bitte hätte ich: Nenn das Board bitte nicht "Altera FPGA". Da ist 
zwar ein FPGA von Altera drauf, aber das war's auch schon. Ich habe 
heute zufälligerweise zwei Leute von Altera hier im Haus. Soll ich denen 
mal das Board zeigen? Da ist immerhin ein Altera Logo drauf.

Was die Programmierung angeht, so sehe ich das zweite Foto als recht 
hilfreich an. Wie es aussieht sind sowohl die AS configuration Pins als 
auch die JTAG Pins des FPGAs an Stiftleisten gelegt, was den Schluss 
zulässt, dass Du dort einen (USB)-Blaster anschließen musst.

Um nicht wieder einen unsichen Kauf zu machen, empfehle ich Dir einen 
Terasic USB Blaster. Der wurde hier im Forum schön öfter empfohlen. Ich 
kann Dir aber nicht sagen, wo Du den bekommen kannst, ohne Werbung in 
eigener Sache zu machen, was ich natürlich nicht tue!

Harald

Autor: J. S. (nostre)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Harald Flügel schrieb:
> Wow, wo hast Du denn das Teil ausgegraben? Direktimport aus China?
>
> J. S. schrieb:
>> Ich hab mir auf eBay den FPGA Altera Cyclone EP1C6 gekauft
>
> Eine Bitte hätte ich: Nenn das Board bitte nicht "Altera FPGA". Da ist
> zwar ein FPGA von Altera drauf, aber das war's auch schon. Ich habe
> heute zufälligerweise zwei Leute von Altera hier im Haus. Soll ich denen
> mal das Board zeigen? Da ist immerhin ein Altera Logo drauf.
>

sry, ich wollte hier nicht anecken kenne mich noch zu wenig damit aus, 
hab die Bezeichnung von eBay übernommen.


> Was die Programmierung angeht, so sehe ich das zweite Foto als recht
> hilfreich an. Wie es aussieht sind sowohl die AS configuration Pins als
> auch die JTAG Pins des FPGAs an Stiftleisten gelegt, was den Schluss
> zulässt, dass Du dort einen (USB)-Blaster anschließen musst.
>
> Um nicht wieder einen unsichen Kauf zu machen, empfehle ich Dir einen
> Terasic USB Blaster. Der wurde hier im Forum schön öfter empfohlen. Ich
> kann Dir aber nicht sagen, wo Du den bekommen kannst, ohne Werbung in
> eigener Sache zu machen, was ich natürlich nicht tue!
>
> Harald

danke für den Tip :).

Autor: Harald Flügel (hfl)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
J. S. schrieb:
> sry, ich wollte hier nicht anecken kenne mich noch zu wenig damit aus,
> hab die Bezeichnung von eBay übernommen.

Keine Sorge, bist nicht angeeckt, ist kein Problem. Ich hab's ein paar 
unserer Applikationsingenieure gezeigt, die haben vielleicht 
geschmunzelt! Das Board ist echt ein süßes Teil, allerdings mit Cyclone1 
nicht mehr ganz auf der Höhe der Zeit, und eben ohne die Möglichkeit der 
Konfiguration. Der Hersteller hat die Optik der Terasic-Boards kopiert, 
mit dieser Plexi-Abdeckung und den Ausschnitten darin. Und damit und dem 
Altera-Logo macht das Board bei flüchtiger Betrachtung einen guten 
Eindruck, Terasic-Look halt. Terasic ist nunmal der 
Haus-und-Hof-Lieferant von Altera für solche Sachen.

Harald

Autor: J. S. (nostre)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Harald Flügel schrieb:
> J. S. schrieb:
>> sry, ich wollte hier nicht anecken kenne mich noch zu wenig damit aus,
>> hab die Bezeichnung von eBay übernommen.
>
> Keine Sorge, bist nicht angeeckt, ist kein Problem. Ich hab's ein paar
> unserer Applikationsingenieure gezeigt, die haben vielleicht
> geschmunzelt! Das Board ist echt ein süßes Teil, allerdings mit Cyclone1
> nicht mehr ganz auf der Höhe der Zeit, und eben ohne die Möglichkeit der
> Konfiguration. Der Hersteller hat die Optik der Terasic-Boards kopiert,
> mit dieser Plexi-Abdeckung und den Ausschnitten darin. Und damit und dem
> Altera-Logo macht das Board bei flüchtiger Betrachtung einen guten
> Eindruck, Terasic-Look halt. Terasic ist nunmal der
> Haus-und-Hof-Lieferant von Altera für solche Sachen.
>
> Harald

Ich wollte nicht soviel Geld ausgeben da Ich ja noch nicht mal weiss ob 
Ich damit was hinbekomme. Bin eigentlich ja C/C++ Programmierer und von 
Schaltplänen und Elektronik hab Ich keine Ahnung, Ich weiss nur grob wie 
es funktionieren "könnte" :).

Grob hab Ich mir das so vorgestellt Ich ziehe mir die Visuellen 
Komponenten auf die Virtuelle Platine und programmiere dann was 
passieren soll.

Ich erhoffe mir mit der Hardwarelösung in einem Mathecontest zum 
Beispiel via Bruteforce einen Geschwindigkeitsvorteil. Animiert hat mich 
sowas hier: http://de.wikipedia.org/wiki/Copacobana oder 
http://www.youtube.com/watch?v=zEwWvVP_RU0

Autor: Harald Flügel (hfl)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Aha, ein Hacker! DES-Verschlüsselung knacken!! Da wirst Du allerdings 
mit dem EP1C6 nicht weit kommen. Dazu ist die force nicht brute genug 
:-)

Was deine Vorstellung angeht: Man sieht das ja in dem Youtube-Video. Der 
Mann hat mit dem Schaltplan-Editor einen hierarchischen Schaltplan 
erstellt und dabei teilweise "primitives" verwendet, also Register und 
Gatter. Andere Elemente waren selbstgeschriebene Module, mit 
hinterlegtem Verilog oder VHDL-Code. Das Ganze wird dann kompiliert und 
in das FPGA geladen. Programmiert wird dann allerdings nicht mehr.

Wenn Du ein FPGA als Rechenknecht benutzen willst, musst Du immer noch 
eine Möglichkeit der Kommunikation mit dem Rest der Welt schaffen, und 
sei es nur über einen UART. Spielt ein PC-Programm in deiner Anwedung 
auch eine Rolle?

Autor: Nostre (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Harald Flügel schrieb:
> Aha, ein Hacker!
Nicht wirklich :)

> DES-Verschlüsselung knacken!! Da wirst Du allerdings
> mit dem EP1C6 nicht weit kommen. Dazu ist die force nicht brute genug
> :-)

Zum testen ob Ich damit meine Vorstellung in etwa hinbekomme sollte es 
nichts teures sein. Ich werd mir schon "Highend" kaufen sollte Ich damit 
klar kommen :).

> Was deine Vorstellung angeht: Man sieht das ja in dem Youtube-Video. Der
> Mann hat mit dem Schaltplan-Editor einen hierarchischen Schaltplan
> erstellt und dabei teilweise "primitives" verwendet, also Register und
> Gatter. Andere Elemente waren selbstgeschriebene Module, mit
> hinterlegtem Verilog oder VHDL-Code. Das Ganze wird dann kompiliert und
> in das FPGA geladen. Programmiert wird dann allerdings nicht mehr.

Ich erhoffe mir durch die Hardwarelösung mehr Speed als wie mit meinem 8 
Core Rechner.

> Wenn Du ein FPGA als Rechenknecht benutzen willst, musst Du immer noch
> eine Möglichkeit der Kommunikation mit dem Rest der Welt schaffen, und
> sei es nur über einen UART. Spielt ein PC-Programm in deiner Anwedung
> auch eine Rolle?

Mir reicht das kleine Display, das soll mir nur den Wert anzeigen der 
rauskommt.

Zum besseren Verständnis Ich mach bei so was hier aktuell mit: 
http://www.azspcs.net/Contest/Cards

und mich interessiert halt ob es möglich ist mit so einem FPGA(Highend) 
mehr Speed hinzubekommen wie mit einem normalen Highend Prozessor und C 
Softwarelösung.

Autor: Harald Flügel (hfl)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wow, da hast Du dir aber 'was vorgenommen. Ich nehm mal an, es ist 
bereits bewiesen, dass es keine rechnerische Lösung gibt. Also brute 
force. Beschränken wir uns mal kurz auf das 97er Deck. Wenn ich vor 
vielen Jahren in Mathe aufgepasst habe, gibt es ca. 10^^152 
Anfangssituationen, und wenn man einen Rechner einen Monat rechnen 
lässt, dann muss der pro Sekunde 10^^146 Decks rechnen, was illusorisch 
ist. Auch wenn man eine Million Anfangssituationen pro Sekunde rechnen 
kann, kann man nur einen kleinen kleinen Bruchteil der möglichen 
Anfangssituationen rechnen. Der Zauber wird wohl darin liegen, die 
richtigen Anfangssituationen auszuwählen. Intelligent brute force?

Autor: J. S. (nostre)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Harald Flügel schrieb:
> Wow, da hast Du dir aber 'was vorgenommen. Ich nehm mal an, es ist
> bereits bewiesen, dass es keine rechnerische Lösung gibt. Also brute
> force. Beschränken wir uns mal kurz auf das 97er Deck. Wenn ich vor
> vielen Jahren in Mathe aufgepasst habe, gibt es ca. 10^^152
> Anfangssituationen, und wenn man einen Rechner einen Monat rechnen
> lässt, dann muss der pro Sekunde 10^^146 Decks rechnen, was illusorisch
> ist. Auch wenn man eine Million Anfangssituationen pro Sekunde rechnen
> kann, kann man nur einen kleinen kleinen Bruchteil der möglichen
> Anfangssituationen rechnen. Der Zauber wird wohl darin liegen, die
> richtigen Anfangssituationen auszuwählen. Intelligent brute force?

Bei denn großen N's geht es nur mit intelligenten brute force, sonst hat 
man keine Chance.

Ich mach ja andauern bei so Wettbewerben mit und wenn Ich mir da einen 
FPGA Cluster aufbauen könnte der den Megaspeed hat würde Ich das tun.

Die FPGA's müssen ja viel schneller sein:

Quelle: http://de.wikipedia.org/wiki/Copacobana
"Hier zeigt sich die aufkommende Technologie programmierbarer logischer 
Schaltungen dem PC gegenüber als leistungsfähiger. So ist beispielsweise 
ein FPGA vom Typ Xilinx Spartan-3 1000 in der Lage, 400 Millionen 
Schlüssel im Data Encryption Standard (DES) pro Sekunde zu berechnen, 
wohingegen ein PC vom Typ Intel Pentium 4 2GHz für den ungefähr 
vierfachen Preis nur ca. zwei Millionen DES-Schlüssel berechnen kann."

Autor: Zwölf Mal Acht (hacky)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>So ist beispielsweise ein FPGA vom Typ Xilinx Spartan-3 1000 in der Lage, 400 
Millionen Schlüssel im Data Encryption Standard (DES) pro Sekunde zu berechnen..

Dir ist aber klar, dass fuer solche Werte ein Application Ingenieur von 
Xilinx ein Projekt bekommt ? Der hat nahezu beliebig viel Erfahrung auf 
diesem Zeug und kann auch dem Complier noch nachhelfen. Von solchen 
Werten ist man als Standardbenutzer ein Stueck entfernt.
Desgleichen uebrigens die Werte mit den Intelprozessoren. Wenn Intel auf 
solche Werte hinarbeitet, kommt natuerlich nicht einfach der Compiler 
zum Zuge, das ist auch ein Projekt fuer einen Spezialisten. Die erreicht 
man als Standardbenutzer nie.

Autor: J. S. (nostre)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
A...aha Soooo. schrieb:
>>So ist beispielsweise ein FPGA vom Typ Xilinx Spartan-3 1000 in der Lage, 400
> Millionen Schlüssel im Data Encryption Standard (DES) pro Sekunde zu berechnen..
>
> Dir ist aber klar, dass fuer solche Werte ein Application Ingenieur von
> Xilinx ein Projekt bekommt ? Der hat nahezu beliebig viel Erfahrung auf
> diesem Zeug und kann auch dem Complier noch nachhelfen. Von solchen
> Werten ist man als Standardbenutzer ein Stueck entfernt.
> Desgleichen uebrigens die Werte mit den Intelprozessoren. Wenn Intel auf
> solche Werte hinarbeitet, kommt natuerlich nicht einfach der Compiler
> zum Zuge, das ist auch ein Projekt fuer einen Spezialisten. Die erreicht
> man als Standardbenutzer nie.

deswegen wollte Ich erst mal klein anfangen mit dem billig board und 
schauen wie weit ich komme.

Autor: Harald Flügel (hfl)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ J.S.

Also da hast Du dir wirklich was vorgenommen, meine Herren! Die Aufgabe 
ist maximal böse, anders lässt sich das nicht ausdrücken. Ich habe mal 
ein paar Versuche in Soft- und Hardware gemacht und bin jetzt 
desillusioniert, denn ich hatte angenommen, dass man sich im FPGA eine 
ganze Latte von Probier-Logiken baut, diese von einem uC im FPGA mit 
Anfangswerten beschickt und dann jede für sich rechnen lässt. Wenn eine 
fertig ist, bekommt sie die nächsten Anfangswerte etc. Das Dumme ist 
nur, dass mit größeren N's die Zeiten für Berechnung der Decks klein 
bleiben, aber die Zahl der möglichen Angangswerte explodiert. Das wird 
so nix. Na ja, jetzt weiß ich immerhin die Lösungen für die Decks von 2 
bis 10, und mit der 11 müsste der PC morgen früh fertig sein. Anyways, 
das ist nicht die Antwort auf die urspüngliche Frage. Aber die ist 
inzwischen zum Glück geklärt.

Harald

Autor: J. S. (nostre)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Harald Flügel schrieb:
> Also da hast Du dir wirklich was vorgenommen, meine Herren! Die Aufgabe
> ist maximal böse, anders lässt sich das nicht ausdrücken. Ich habe mal
> ein paar Versuche in Soft- und Hardware gemacht und bin jetzt
> desillusioniert, denn ich hatte angenommen, dass man sich im FPGA eine
> ganze Latte von Probier-Logiken baut, diese von einem uC im FPGA mit
> Anfangswerten beschickt und dann jede für sich rechnen lässt. Wenn eine
> fertig ist, bekommt sie die nächsten Anfangswerte etc. Das Dumme ist
> nur, dass mit größeren N's die Zeiten für Berechnung der Decks klein
> bleiben, aber die Zahl der möglichen Angangswerte explodiert. Das wird
> so nix. Na ja, jetzt weiß ich immerhin die Lösungen für die Decks von 2
> bis 10, und mit der 11 müsste der PC morgen früh fertig sein. Anyways,
> das ist nicht die Antwort auf die urspüngliche Frage. Aber die ist
> inzwischen zum Glück geklärt.

deswegen suche ich ja eine extreme Lösung das muss doch irgendwie 
möglich sein.

Ich bastel z.Zt.. mit meinen Mac's rum um irgendwie mehr Speed 
hinzubekommen, für die N's>15. Warte ja noch auf den JTAG Programmer der 
aus China kommt.

Autor: J. S. (nostre)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> ...dass man sich im FPGA eine
> ganze Latte von Probier-Logiken baut, diese von einem uC im FPGA mit
> Anfangswerten beschickt und dann jede für sich rechnen lässt.

Kannst Du mal ein Screenshot posten von dem Schaltplan den du gemacht 
hast, will nix kopieren will nur einmal sehen wie so was aussieht(wie 
komplex) :).

Autor: Harald Flügel (hfl)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ J. S.

> Kannst Du mal ein Screenshot posten von dem Schaltplan den du gemacht
> hast, will nix kopieren will nur einmal sehen wie so was aussieht(wie
> komplex) :).

Also zunächst mal wird das kein Schaltplan sein, sondern ein Modell in 
Verilog. Und das veröffentliche ich bestimmt, wenn's mal läuft. 
Allerdings erst nach dem 12. Feb 2011 :-)

Im Ernst: Ich glaube, Du hast mich angesteckt. Ich habe das Thema weiter 
verfolgt und finde eine Lösung des Problems mit einem FPGA höchst 
spannend. Derzeit bin ich mir über den richtigen Ansatz noch nicht ganz 
schlüssig, teste Algorithmen in C auf meinem PC, um die Rechenzeiten 
abzuschätzen usw.. Außerdem habe ich gesehen, dass sich auch hoch 
dekorierte Professoren des Themas Topsopws angenommen haben:

http://www.domain-b.com/technology/2010/20101030_r...

Viel Glück beim Wettbewerb!
Harald

Autor: J. S. (nostre)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>>>Also zunächst mal wird das kein Schaltplan sein, sondern ein Modell in
>>>Verilog. Und das veröffentliche ich bestimmt, wenn's mal läuft.
>>>Allerdings erst nach dem 12. Feb 2011 :-)

Ich wollte auch keine Lösung, sonst macht's ja kein Spass mehr.

>>>Im Ernst: Ich glaube, Du hast mich angesteckt. Ich habe das Thema weiter
>>>verfolgt und finde eine Lösung des Problems mit einem FPGA höchst
>>>spannend. Derzeit bin ich mir über den richtigen Ansatz noch nicht ganz
>>>schlüssig, teste Algorithmen in C auf meinem PC, um die Rechenzeiten
>>>abzuschätzen usw.. Außerdem habe ich gesehen, dass sich auch hoch
>>>dekorierte Professoren des Themas Topsopws angenommen haben:

Da macht viel "Elite" mit :).

Welchen Platz haste bis jetzt ?

Autor: Harald Flügel (hfl)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
J. S. schrieb:
> Welchen Platz haste bis jetzt ?

Bin noch nicht mal angemeldet. Die Weihnachtsferien stehen vor der Tür, 
dann finde ich hoffentlich mal etwas mehr Zeit. Leider zeigt die 
Simulation, dass meine derzeitige Hardwarelösung (Cyclone 3, 100 MHz) 
nicht schneller wäre  als mein PC (AMD, 1.6 GHz). Gut, ich habe auch ein 
Stratix-Board hier, aber ein Faktor 3 bringt einen bei dieser 
Aufgabenstellung nicht wirklich weiter. Da muss ich noch am Algorithmus 
schrauben.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.